集电极阻抗转换存贮器

本文推荐一种新的双极存贮单元,它的读/写电流与静态电流之比可达40～200;而常规存贮单元的电流比值仅为0.8～8。 在静态情况下,存贮单元的集电极阻抗是高的,在被选情况下集电极阻抗则转换至很低的数值。所推荐的器件结构采用了“挤出外延层”或“挤出基极层”,这样可以在最小的硅片面积上取得高阻值的集成电阻(或转换阻抗)。 在试验板的实验中,当静态功耗在每位50～200微瓦的范围内,这种存贮单元的存取时间小于4毫微秒,其工作周期小于15毫微秒。 采用所推荐的器件结构中的一种,制成了288位的大规模集成电路,获得了4毫微秒的选取时间和4毫微秒的写入时间。     

兆位半导体存贮器系统的设计

引言 本文描述一台取数时间为250毫微秒、周期时间为400毫微秒的32,768字×36位的读/写存贮系统。 存贮系统的存贮阵列以MOS工艺为基础,接口电路以双极工艺为基础。按功能设计的带内部译码的存贮阵列芯片使外部连接数目减到最少,因而整个系统的可靠性大大提高。整个系统的平均功耗,包括全部外围电路的功耗,保持在大约每位0.4毫瓦。系统以包含102个微型组件的插件结构为基础,每个组件的最大功耗为600毫瓦。     

低功率双极晶体管存贮单元

低势垒肖特基二极管和高势垒肖特基二极管已与双极晶体管组合,制作出平面集成电路小面积存贮单元,功率维持在75微瓦。在离子注入P型硅(10~(17)厘米~(-3))上形成的低势垒二极管用作为集电极高阻抗负载。在外延n型硅(10~(16)厘未~(-a))上形成的高势垒二极管提供与存贮器阵列中位线的低电容低漏电耦合。 硅肖特基二极管的高度再现性的硅化铑,以及高质量欧姆接触,是在一次溅射和高温操作中形成。制造过程完全适合于梁式引线工艺。已估计使用这些单元的512字存贮器模型,工作在60毫微秒的读周期时间或写周期时间。     

单管MOS存贮单元的存贮阵列和读出-再生电路

简介——破坏读出单管MOS存贮单元的读数信号随单元面积减小而减小。要达到必要小的单元面积,必需具有大的特殊电容的器件作为存贮电容器,还需要灵敏的再生放大器和补偿噪音的阵列。 对于用硅栅工艺的单元布局设计,存贮电容器建议采用电场感应的非平衡反型层作为一个电极。 提出一个门控触发器作为一个灵敏的再生放大器,它的两个输入结点各连接一条位线。这样得到的对称阵列不但是高度灵敏的(输入电压差的不可辨区大约定晶体管阀值电压的0.3)和与制造工艺参数不相关的,而且容许在触发器的每边用一条假的字线(带有假的存贮单元)进行噪音补偿。 不同的单元和再生电路已经用硅栅工艺实现。面积为1600微米~2(2.6密耳)~2的存贮单元已经成功地进行工作,读/写周期时间为350毫微秒(存贮电容为0.134微微法,每条位线64个单元或每个放大器128个单元的位线电容为0.32微微法)。     

采用硅-兰宝石工艺的高性能低功率互补MOS存贮器

简介——采用硅栅工艺和器件沟道长度为5微米制作的硅-兰宝石互补MOS反相器已达到毫微秒的传输延迟和微微焦耳的动态功率与延迟乘积。除了开关速度快和动态功耗低以外,反相器具有低的泄漏电流,所以得到了低的静态功耗。 已制作了两种具有单个反相器性能特点的复杂的硅-兰宝石互补MOS存贮器。十种是铝栅256位全译码的静态随机存取存贮器,特征是在10伏时典型的取数时间为50毫微秒,静态功耗为每位0.4微瓦,动态功耗为每位10微瓦。在5伏工作时典型的取数时间是95毫微秒。另一种是硅栅256位动态移位寄存器,特征是10伏时可以在200兆赫时钟信号下工作,5伏时工作于75兆赫。在50兆赫和5伏时,典型的动态功耗是每位90微瓦。     

高性能LSI存贮器系统

已设计一种随机存取读/写存贮器系统,以满足高速存贮应用的多种需要。包括存贮器体系中的暂存存贮、控制存贮器和缓冲存贮器。基本产品是一种1024字×9位的存贮器卡片式扦件,取数时间为40nS,周期时间为80nS。它合并所有地址缓冲和译码、输出读放和输出互锁电路构成一个完整的功能存贮部件。特点包含每位6mW的低功耗,每平方英时200位     

联想处理存贮器——一种新型计算机的部件

本文提出一种新型计算机的部件——联想处理存贮器。详细地介绍存贮单元,存贮阵列结构和联想处理存贮器的组织结构。根据把信息处理和信息存贮合二而一的思想,提出以大于、等于和小于三种比较操作为基本操作,并叙述了基本操作的方法。文中指出,以代数运算为主,算术运算为辅,是这种新型计算机体系结构设计的关键所在。     

磁膜存聍器驱动电流的容限

磁膜存贮元件的磁路是经空气而形成闭合回路。在磁膜存贮矩阵中,周围存贮单元所产生的附加磁场可以与外加场相比较。当与存贮单元同一位上的其他各个单元的磁化向量都在同一方向,而其他所有单元都与存贮单元磁化向量取向相反时,附加场合成后就形成最大的有害纵向场。该纵向场可能使存贮单元磁化翻转,也即是使所存信息破坏。此纵向附加场增加了写信息所需的位场而降低了使信息破坏的位场阀值,也即降低了位场容限。     

重合选择MOS存贮阵列

在随机存取存贮器中利用MOS(金属氧化物半导体)存贮阵列具有低成本,高性能的特点。为达到此目的,本文叙述了采用64位重合选择MOS存贮阵列作为基本组件的一种方法。文中也讨论了器件和电路的描述,以及串扰问题。     

高性能单片存贮器

本文包括三篇译文: (1)“高性能单片存贮器”——介绍IBM360/85系统等应用的高速双极缓冲存贮器的系统考虑、逻辑型式以及外围电路和使用情况。 (2)“64位平面双扩散存贮器芯片”——介绍上述存贮器所用的双极存贮芯片、工艺结构,布线图形和器件性能。 (3)“一种新型高性能双极单片存贮单元”——介绍上述存贮器阵列单元的电路原理、工艺图形设计及性能参数。     

有隐埋存贮单元的单受MOS存贮单元

比半导体读/写存贮器由单元阵列组成,每个单元有一个有源元件,即绝缘栅场效应晶体受,晶体受作在 V 形槽内,槽的正上方有一个源区或漏区,而另一源区或漏区位于隐埋的存贮电容内个。每个器件的栅极连到阵列中的一条地址线上,与地址线横交的扩散位线连到每列单元的漏极。当连接单元的位线有效,且地址线上也有电压加到栅极时,则会对单元的埋层电容充电并存贮信息,     

高速存取的磁心存贮系统

本文讨论了使用现有的矩磁铁氧体磁心的存贮系统之改进。使得存取周期自一般的6至10微秒降低到小于2微秒。文中重点探讨了字选型每位两个磁心的方案,最有希望的方案是采用部份磁通反转的系统。已研制出1024个字52位数的存贮系统,其周期约为1.6微秒。在较小的,例如100个字,存贮器中可能使存取周期减到近0.6微秒。     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

高性能1024单元开关电容P沟道绝缘栅场效应晶体管存储器芯片的设计

本文介绍由绝缘栅场效应晶体管(IGFET)开关电容存储单元组成一个全动态译码、1024字×1位的P沟道随机存储器。采用10伏的驱动电路,测得芯片取数时间为150 ns,周期时间为300ns。当周期为300ns时测得通导芯片的功耗低于80毫瓦(80微瓦/单元),而在较低速度时其功耗更小。它在100℃时恢复功率低于1微瓦/单元。在准平衡设计中,两个16行×32列存储单元矩阵由选通触发器的电荷敏感器及读写电路所膈离。存取一个矩阵中的一行单元及采用另一不工作的矩阵去平衡共式信号并允许通导芯片可靠鉴别存储电荷。到敏感器的标称输入信号估计为±2V。可以快速关闭且也考虑到单元电荷的变化和触发器阀值的不平衡。平衡读写电路可从芯片取出读出信号进行差动鉴别。译码电路使用单线二进制地址输入使通导芯片的动态地址反向。制造工艺采用具有离子注入源、漏和沟道夹断的P沟道自对准栅。采用两层钨金属化系统,它具有磷玻璃和氮化硅及非电镀金梁式引线。设计和加工结果得到了小单元面积(用10微米的设计规则,面积低于5密耳~2),每单元仅半个结点,由于第二层金属清晰度仅用四道光刻步骤就可得到高成品率,阀值电压的相对不灵敏性变化为±(1/2)伏,以及取数和周期时间短,工作压降低(10伏)及功耗低。该存储器芯片已完成了设计、制造和测试。其芯片由1024个开关电容存储单元组成,与取数电路有关的包括有地址译码、选通触发器鉴别恢复及读写电路。设计的主要目的在于高速、低功耗、宽工作容限和制造方便。为满足这些目的而采用了准平衡设计、动态译码电路和相当大的光刻容差。     

ROS设计中一种减少存贮单元的技术

引言 一台n个输入端(n位地址)和m个输出端(m位字)的只读存贮器存贮2~n×m位信息、简称为2~n×m位ROS。将单片阵列用作为ROS要依赖于一有效的存贮(写一次)程序(或ROS的定型(Personalization)。通常考     

第一章 存贮器和文件结构概论

<正> 第一节存贮技术概述在存贮技术中,主要需要考虑的因素有以下三点:1.存贮每位(bit)数据所花费的代价;2.存取时间;3.基本代价,即建立起一套存贮设备起码要花费的代价。迄今,各种存贮技术如图1-1所示。三角形的顶部表示存贮时间最快,但每位代价较高;三角形底部,存贮时间最慢,但每位代价较低,因此可选为大量数据的存贮介质。目前顶部三层一般为半导体存贮器,底部二层一般为磁介质存贮器,而中部则是两者之间的“间     

一台紧凑的166,OOO数位的磁膜存贮器

本文介绍一台166,000数位的磁膜存贮系统的原理、设计和工作特性。虽然这台紧凑的存贮系统是专门为航空上的应用而设计的,它是导航和控制计算机的一个主要部份,但该设计也适用于其它的军用控制计算机。这台随机取数、并行读出、字选择法的存贮系统包括一台256字,24位的破坏读出的存贮器和一台6656字,24位的非破坏读出的存贮器。在程序下的循环时间为3.0微秒,取数时间为0.7微秒。这台存贮器被设计成在没有温度补偿,以及冲击和震动都相当严重的条件下还能可靠地工作。磁膜存贮元件所固有的装配技术已经能够制成一个包括选择线路在内的存贮体,其重量是16磅,体积大约是0.2立方呎。线路的装配保证了结构紧凑和维护方便。整个存贮系统包括全部联接线路在内需要的功率为50瓦。     

英国EMI公司出售薄膜存贮器

EMI电子公司宣称,他们已制成首批薄膜存贮系统,并开始出售。这种存贮系统可用于最快的计算机和现在使用的数据处理系统。 存贮单元或位是断续的镍铁合金点,这些点是用高度真空的方法蒸发在玻璃板上,其厚度达1000埃。驱动线和读出线用光学方法腐蚀在一对毛玻璃板上,它和插入的磁性单元一起表示64字的平面板,每字50位。     

微型导航计算机

美国今年年底预计将研制成一台极小的微型计算机,供空中导航系统使用。这台机器是根据已经运行的阿持拉斯(Atlas)微型导航计算设计而成的第三台计算机。与前两台比较,它的特点是:体积、重量、消耗功率都小;存贮量并没有减少、速度却有显著提高。其主要数据如下:重量为15磅;体积是0.3立方英尺;消耗功率为50瓦;存贮量2,300个字;字长27位;重复频率为1兆周;加法时间、乘法时间各为0.027及0.135毫秒(原文误为0.135微秒)。     

Ku波段宽带传输频率选择表面优化设计

通过调整频率选择表面(FSS)单元的结构参数来控制电磁波在某雷达波段内的传输是滤波器研究领域的重要内容。为实现圆环形FSS单元在Ku波段的宽带传输特性,并明确单元结构参数对其传输特性的影响规律,采用谱域分析法,从圆环形单元的大小、宽度、阵列周期等方面,对圆环形单元FSS进行了数值分析和优化设计。仿真结果表明,谐振频率点的主要影响因素为单元大小,而单元宽度主要控制传输带宽。经优化,当单元外半径为3.5mm,单元宽度为0.66mm,阵列周期为10.0mm时,谐振频率为14.8GHz,FSS传输带位于Ku波段内,传输带宽达5.7GHz。优化后的FSS结构适用于Ku波段宽带传输,为优化设计提供了依据。