H.264Baseline中ITIQ模块的硬件实现

阐述H.264标准中的整数反变换运算及反量化。该硬件原型包含亮度直流系数的反哈达玛变换和反量化以及亮度系数和色度系数的反变换过程。根据蝶形算法,该硬件原型采用分时复用技术和全零信号,节省运算时间。仿真结果表明,该设计能满足高清数字视频的实时处理应用。     

一种针对H．264的高性能反变换结构

H.264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性.同时,高清视频应用要求解码器具有更强的处理能力.针对这两个问题,文章提出了一种高性能的反变换硬件实现结构.对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构.采用优化的数据存储和流水设计,行列反变换能够同时执行.处理一个8×8亚宏块平均只需要32个时钟周期.转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省53.7%的存储器面积.在108 MHz工作频率下,本文提出的硬件结构能够有效执行H.264高清实时解码的反变换运算.     

一种针对H264的高性能反变换结构

H264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性。同时,高清视频应用要求解码器具有更强的处理能力。针对这两个问题,文章提出了一种高性能的反变换硬件实现结构。对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构。采用优化的数据存储和流水设计,行列反变换能够同时执行,处理一个8×8亚宏块平均只需要32个时钟周期。转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省537%的存储器面积。在108 MHz工作频率下,本文提出的硬件结构能够有效执行H264高清实时解码的反变换运算。     

一种适用于H.264/AVC宏块级反变换编码的IP核设计

本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先,使用改进的T型结构同步宏块中的3种不同变换和反Zig-Zag扫描。然后,对Hadamard反变换模块采用了时分复用存储器模块的设计方案,降低了系统时延;再利用IDCT矩阵运算可分离的特点,减少了IDCT模块资源消耗;最后,给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明,该设计能够正确支持1080i50Hz高清码流的实时解码。     

一种适用于H.264/AVC宏块级反变换

本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先,使用改进的T型结构同步宏块中的3种不同变换和反ZigZag扫描。然后,对Hadamard反变换模块采用了时分复用存储器模块的设计方案,降低了系统时延;再利用IDCT矩阵运算可分离的特点,减少了IDCT模块资源消耗;最后,给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明,该设计能够正确支持1080i 50Hz高清码流的实时解码。     

H.264及AVS视频解码器中IQ/IDCT的设计与实现

H.264及AVS解码器中IQ/IDCT(反量化/反离散余弦变换)模块的设计和实现。设计中考虑到解码速度、算法复用、系统耦合的情况,给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案,并给出最终仿真及后端设计结果。     

AVS反扫描、反量化和反变换模块的一种优化设计

根据AVS标准中的反扫描、反量化和反变换算法特点提出了一种用于AVS解码芯片中的反扫描、反量化和反变换硬件模块的设计方案,该设计以宏块为单位进行操作,便于集成到整个解码芯片的流水线中。同时,在宏块内实现了8×8子块的流水线操作并进行了优化,在反变换中用RAM代替寄存器堆进行转置操作。综合结果表明,该设计在获得了较高处理速度的同时节省了大量的寄存器和选择器资源。     

H.264/AVC中整数DCT变换量化模块的Verilog设计

H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率。本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusII进行综合和仿真,得到正确的结果。本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗。     

AVS逆扫描反量化和反变换模块的硬件设计

提出一种适用于AVS视频解码器逆扫描、反量化和反变换的硬件结构优化设计方案,该设计把逆扫描、反量化和反变换过程结合在一起进行设计,以宏块为单位进行操作且在块与块之间采用了流水线技术,并通过采用乒乓技术和寄存器复用技术达到速度和面积的平衡和优化。本设计在Quartus II 8.0上进行了仿真,仿真结果与C中结果进行了比对,通过在基于Nios II的AVS视频解码系统测试平台上进行测试,证明了该模块功能的正确性。     

H.264中整数变换与量化的FPGA实现

H.264以其优异的压缩比率和高图像质量在实时网络视频通信、数字广播电视及高清视频存储播放等方面获得广泛应用。变换量化作为H.264编码框架中的一个基础模块,是熵编码前的一个重要处理过程,它的主要作用是使输入系数间数据相关性降低。鉴于之前大部分的变换量化是基于软件或协处理器来实现以及此种实现方式在速度及吞吐量上的局限,而硬件实现在速度和吞吐量上则具有很大的优势, 因此研究H.264变换量化的硬件实现具有实用价值。采用高速并行处理的架构,基于寄存器传输级（RTL）用硬件描述语言完成了H.264中的整数离散余弦变换（IDCT）及量化算法的实现,并用Altera公司的Cyclone Ⅱ系列可编程逻辑器件实现了硬件验证测试。设计方案消耗了10489个逻辑单元,最高工作时钟频率为184.88MHz,数据处理能力达到2958Mpixels/s,可在一个时钟周期之内完成对一个4×4矩阵数据的变换量化处理,可满足高速高吞吐量数据流处理的要求。     

混合CORDIC在分裂基FFT中的应用

提出了一个基于CORDIC的分裂基FFT/IFFT处理器来计算2048/4096/8192点DFT。蝶形处理器的算术单元和旋转因子产生器采用CORDIC算法实现,所有的控制信号在片内产生。相比于存储旋转因子所需的ROM,CORDIC旋转因子所用ROM尺寸更小。与传统的FFT实现相比功耗减少了25%。     

二维翻转结构9/7离散小波逆变换研究与VLSI实现

采用提升结构的二维9/7离散小波逆变换模块是高清图像解码显示和实时处理的关键支撑技术。为实现电路模块的整体优化,在提升结构二维9/7离散小波逆变换标准算法的研究基础上,通过分析图像数据的输入输出顺序,结合器件模型提出一种翻转结构的优化算法。进一步地,给出了所提算法的一种多核并行VLSI结构：通过流水线技术将关键路径降为一级乘法器延迟;通过重组织数据流,处理N×N大小的图像仅需4N的中间缓存,从而在提升该模块速率的同时降低了中间缓存。基于Sparten6-xc6slx150t FPGA进行综合验证,结果表明该模块可稳定运行于166.34 MHz时钟速率。     

用零极点动态控制波形图显示的Java小程序实现方法

用Java小程序实现了通过拉普拉斯逆变换和z逆变换中s域或z域的零极点动态控制波形图显示的过程。为了增强人机界面的交互性和稳定性,程序采用了Java语言中的鼠标事件来捕获零极点坐标从而动态控制波形图显示,并且也应用了双缓冲技术来消除擦旧画新过程所引起的画面闪烁。实际应用表明,用户通过此程序可以更加方便直观地理解诸如系统稳定性等一系列问题,达到传统教学系统所没有的效果。     

基于提升小波变换与学习矢量量化网络的鉴别分析方法

提出了一种基于提升小波变换（LWT）和学习矢量量化网络（LVQ）相结合的鉴别分析方法。提升小波又叫作第二代小波,比传统的第一代小波变换更为快速有效,利用它的多分辨率特性,可以获取输入图像的低频信息并使图像降维。LVQ算法是在有教师状态下对竞争层进行训练的一种学习算法。LVQ网络结构简单,但却表现出比BP网络更强的有效性和鲁棒性。在ORL标准人脸库及现实人脸图像上的实验结果表明该方法具有很好的鉴别分析能力。     

基于改进量化约束集的块效应消除算法

低比特率时,基于块离散余弦变换（BDCT）的图像压缩方法常常会引起块效应。量化约束集（QCS）作为关于编码模型的重要先验信息在块效应消除方法中被广泛地采用。利用量化误差的统计特性,提出了一种改进的量化约束集（MQCS）。实验结果表明当在现有的基于凸集投影（POCS）的去块算法中以新的约束集代替传统量化约束集,峰值信噪比（PSNR）和主观图像质量有不同程度的提高,性能与窄量化约束集（NQCS）相当。     

一种基于VQ的自适应多重水印算法

提出一种基于矢量量化和DCT的多重鲁棒性水印算法,所提算法利用人类HVS及图像特征将不同的水印信号分别嵌入到载体图像的码书和DCT域中,通过自适应选择嵌入参数,保证水印算法的不可见性及抗攻击性能。实验结果表明所提水印算法比基于扩频调制的水印算法在抵抗各种信号处理所带来的攻击的鲁棒性方面有较大的改进,特别在抵抗同谋攻击方面具有较好的鲁棒性。     

2-D Systolic Array architecture of CBNS based Discrete Hilbert Transform Processor

This paper proposes an optimized design of Discrete Hilbert Transform (DHT) processor using Complex Binary Number System (CBNS). The conventional implementation of DHT based on the “divide and conquer” approach involves two separate computational units for the real and imaginary parts, which requires a large silicon area and increases the path delay. In contrast, incorporation of CBNS in transformation techniques facilitates complex-valued signal processing through a single computational unit.The CBNS-DHT processor has been designed using the standard computational method of Fast Fourier Transform (FFT). The 2-D Systolic Array architecture along with a novel processing element has been proposed for CBNS based Complex-valued FFT (CFFT) and Inverse FFT (CIFFT) computations. The architecture of CBNS-CFFT/CIFFT has been extended to develop the CBNS-DHT processor on the Zynq-7000 family, XC7Z020-CLG484 FPGA platform. A comparative performance analysis of CBNS-DHT and Normal Binary Number System (NBNS)-DHT highlights the efficiency of CBNS-DHT in terms of VLSI parameters — silicon area, path-delay and memory utilization. CBNS-CFFT shows significant improvement in path delay and area consumption as compared to NBNS-CFFT for both Twiddle Factors and FFT size, which proves that CBNS based CFFT and DHT processor design is more efficient in terms of speed and area requirements.     

一种快速、有效的量化与基于小波的图像压缩

量化是利用小波变换的图像压缩编码技术的关键环节之一。矢量量化和标量量化各有长短,该文将这二者有机地结合起来,称为混合量化(HQ—Hybrid Quantization)。它既有矢量量化的高效率,又具有标量量化的简单性,不需要进行码书训练,不要做乘除法。并用标准测试图像与其它方法的压缩结果进行了比较。     

Color image ownership protection based on spectral domain watermarking using QR codes and QIM

Some watermarking authentication methods based on spectral domain using QR codes and Quantization Index Modulation (QIM) are proposed for ownership protection in color images. The QR code is created with the owners’ information and used as binary watermark sequence, which is permuted using Arnold Permutation to increase the security before embedding it. Once the watermark sequence is generated, the original color image is transformed from RGB to YCbCr color space where the Luminance Channel (Y) is processed by the Singular Value Decomposition (SVD), Discrete Wavelet Transform (DWT) and Discrete Cosine Transform (DCT) to embed the binary watermark sequence using Quantization Index Modulation (QIM). The experimental results show the effectiveness of the proposed method.     

Subtraction-free Almost Montgomery Inverse algorithm

A new modification of Kaliski's algorithm for computing the Almost Montgomery Inverse, optimized for implementation in hardware, is presented. The algorithm and the corresponding portion of the hardware architecture overcome certain drawbacks of the currently used methods. In particular, the “less than/greater than” tests that represent subtractions are avoided.