共查询到17条相似文献,搜索用时 232 毫秒
1.
基于DVI的差分电路仿真测试研究 总被引:1,自引:0,他引:1
基于DVI接口的电路属于高速串行电路,这种电路的设计与传统的并行高速电路设计有所区别,在设计过程中必须采取一定的措施以避免在设计中出现的信号完整性问题;就常见的DVI信号完整性问题提出了一套基于电路仿真的解决方法,在此基础上结合具体硬件平台对电路仿真的实现过程进行了详细的描述,最后采用高速示波器对电路进行了测试;通过该方法可以提前发现DVI电路设计过程中所存在的信号完整性问题,并得到具体的解决措施;该方法已经投入使用,在应用过程中取得了良好的效果. 相似文献
2.
3.
PCI Express是近年来迅速发展和广泛应用的串行总线技术,其应用领域日益广泛。利用TDS6604示波器实现了测试系统硬件平台,对PCI Express差分信号进行实时眼图测试。高速串行电路设计中一个重要的技术难点就是如何保证信号的完整性,针对测试系统进行了信号完整性S1分析,对系统的抗干扰能力、可靠性的提高有很大的帮助,并根据实际开发中的经验提出了在数字高速电路设计中保证信号完整性的具体措施。 相似文献
4.
PCI Express是当前广泛应用的高速串行传输标准,其V1.0版本提供2.5Gbps的高速传输带宽。对于高速串行传输而言,精确的发送定时与接收同步是其关键技术。本文在详细分析PCI Express物理层技术的基础上,特别针对串行接收端的数据时钟恢复CDR技术展开研究,采用基于锁相环结构的数据时钟恢复技术设计了一款2.5Gbps速率的高速物理层电路,并基于0.13μm CMOS工艺设计了版图实现。基于HSPICE的模拟结果表明,此设计完全满足了PCI Express的要求,其抖动的均方根值为1.51ps,峰峰值为8.14ps。 相似文献
5.
6.
基于COMe板的CompactPCI Express主模块设计 总被引:1,自引:0,他引:1
主模块是CompactPCIExpress总线工业控制计算机系统的核心,担负系统的初始化、控制、运算等任务。提出了一种基于COMe板的快速实现主模块设计的方法,对各种接口设计的规则进行了详细的描述。在电路设计过程中通过仿真保证了高速串行电路的信号完整性。模块已经投入使用,在应用过程中性能稳定。 相似文献
7.
8.
基于信号完整性的高速数据采集传输系统设计 总被引:1,自引:0,他引:1
高速PCB设计中必须面对信号完整性问题,并采取有效措施;基于信号完整性分析的高速PCB设计流程能够缩短产品开发周期,降低开发成本;根据这个流程设计了一个高速数据采集传输系统,仿真结果表明电路的信号完整性问题得到了改善,对数据采集系统的性能进行测试后表明AD的动态有效位数达到了10位;说明了在高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的。 相似文献
9.
随着电子系统和电路设计全面进入高速信号设计领域,信号完整性问题已经成为电子设计的一个瓶颈.针对分支线结构电气网络所遇到的信号完整性问题进行了深入分析,指出了通过阻抗控制来解决信号反射问题的方法,并且用电路模型仿真验证了方法的有效性. 相似文献
10.
本文给出了一种对传输电路中多接收端联结的各种可能方案分别建模并进行信号完整性仿真和分析,从而确定最佳联结方案的电路设计方法。并讨论了运用信号完整性仿真辅助进行高速电路板设计的过程。 相似文献
11.
12.
随着高集成度集成电路与高速板级印制电路的发展,板间通信频率已经达到GHz水平,传统板级电路设计方案已经无法普及到更高频率的电路设计。针对高速SDIO总线在板级的设计,基于Cadence Sigrity平台的信号完整性仿真,提出了一种针对SDIO总线的高速信号仿真方法,该方法对SDIO总线有较高的仿真参考意义,通过海思Hi3516EV200嵌入式平台的板级电路设计与仿真优化,对层叠结构、层叠顺序、走线长度、地过孔、过孔数目实验仿真,优化PCB设计,对S参数与时域图进行研究与分析,提出了一种SDIO总线的电路走线设计参考方法,通过理论分析与仿真实验论证了该方案的可行性与实用价值,填补了信号完整性仿真分析中对SDIO总线设计的空白。 相似文献
13.
14.
15.
16.
陈海荣 《计算机测量与控制》2011,19(11)
为了提高基于VPX的抗恶劣环境计算机的处理能力,提出了一种基于双核PowerPC处理器的计算模块的设计方法;该方法中包括了基于双核PowerPC处理器的计算模块的主要设计思路和实现过程;在该方法通过采用双核PowerPC处理器提高了计算机性能,采用仿真手段保证了模块高速接口电路设计的信号完整性,采用FPGA实现了模块高速接口的扩展,并使模块接口具备可配置的能力;该方法应经投入应用,在应用过程中取得了良好的效果。 相似文献