基于VHDL的数字系统层次化设计方法

通过对数字频率计系统的设计,介绍了基于VHDL语言的数字系统层次化设计方法.首先将数字系统按功能划分为不同的模块,各模块电路的设计通过VHDL语言编程实现,然后建立顶层电路原理图.使用MAX+PLUS Ⅱ开发软件完成设计输入、编译、逻辑综合和功能仿真,最后在CPLD上实现数字系统的设计.结果表明,使用这种设计方法可以大大地简化硬件电路的结构,具有可靠性高、灵活性强等特点.     

基于AHDL的FIR数字滤波器的设计

本文使用查找表作为滤波器的硬件实现算法,采用AHDL和模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了全局并行有限长脉冲响应（FIR）数字滤波器。     

某种SDC模块的分析和优化设计

为改善某系统模块日益短缺,模块订购渠道不畅,系统保障存在隐患等情况,对该系统模块进行了分析和优化设计,以保证畅通的模块保障渠道十分重要。为此,开展该系统模块的研制十分迫切。首先结合具体的电路,介绍某种SDC模块的实现机理,在此分析的基础上再选择合适的SDC器件和可编程的逻辑器件代替以往复杂的分立元件电路完成对此模块的优化设计。     

基于PDLMS算法的数字波束形成以及FPGA实现

采用高并行度的并行延时最小均方(PDLMS)算法，用现场可编程门阵列(FPGA)实现自适应数字波束形成模块。使用VHDL完成了该算法在硬件上的实现，同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单，易于实现。     

基于FPGA的高速数据采集系统的设计

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.     

多通道雷达数字接收机数字下变频设计

提出一种基于时分复用原理的双频段多通道数字接收机DDC模块的设计方法,并利用FPGA的数控振荡器和FIR滤波器的IP核完成了DDC模块的设计与实现。仿真结果表明,该设计实现了数字混频、抽取和滤波的功能,与其他设计方案对比表明,本方案有效地减少了FPGA资源的使用量,降低了硬件设计的复杂度,节约了硬件成本。     

统一用户认证和授权管理的实现

在信息系统的应用中,为了保证信息的安全使用,为了打破各应用系统间的信息孤岛,降低维护管理成本,切实有效的保证用户身份信息的安全性、完整性、一致性和可用性,最好的方法就是建立一套用户信息管理使用体系,这套体系也就是用户信息资源在所有应用系统中的统一认证和统一授权管理支撑系统。为了解决多系统中存在的多重口令管理而提出的解决方案,它应有统一用户信息资源管理、统一用户身份认证和认证接口服务等三大主要部分组成。也就是要建立权威的、适合各应用系统使用的统一帐号数据库;利用这个统一帐号数据库,通过各应用系统的用户信息的接口,实现用户在各应用系统中的身分识别。统一用户身分识别或认证只是实现了用户统一管理的第一步,要实现用户统一授权,在用户统一认证的基础上完成用户角色管理,通过把用户加入到某一种角色来实现该用户的权限分配,管理员可以添加自定义的角色,从而实现灵活的系统配置;完成模块管理,为控制用户使用系统各功能模块的权限,把系统中所有的功能项添加到模块表中,添加到表中的模块以菜单的形式显示在系统中,增加新的功能模块时,添加模块表,把新增的模块纳入一致的权限管理范畴;完成模块授权配置,对系统各个模块进行定义,并设置对哪些角色、部...     

基于数字孪生机房的三维可视化监控系统的设计与实现

针对当前机房的监控管理方式单一、实时性差、透明度低等问题,构建了一种基于数字孪生机房的三维可视化监控系统。以数字孪生的五维模型为指导,构建机房虚拟场景,实现机房三维可视化。论文采用Three.js三维引擎搭建机房三维场景,使用JavaScript语言实现各模块间的功能交互,运用深度学习算法完成机房故障诊断的功能。实验证明:基于数字孪生的机房三维可视化监控系统可以实时监测系统状态,动态展示设备信息,提高了管理效率。     

Ka频段数字卫星广播系统仿真设计

研究卫星优化通信技术问题,给出了Ka频段基于DVB-S标准的数字卫星广播系统的建模方法,设计了场景显示模块、软限幅转发器模块、信道模块和通信收发模块,其中场景显示模块完成了天线设计、场景显示和链路计算;软限幅转发器模块完成了通信卫星有效载荷部分的建模;信道模块完成了Ka频段同步轨道通信卫星的信道建模;通信收发模块完成了依据DVB-S标准的通信系统设计,在STK和Simulink软件上进行了仿真试验.对不同天气条件下系统的误码性能也进行了分析,仿真结果表明,通信场景可以实时显示,同时可提高抗干扰性能,可以为系统提供可靠的仿真平台.     

井上变电站智能数字监控系统的应用研究

本文针对井上变电站监测系统智能程度不高、信息处理速度慢的问题,整合各测试功能子模块,设定统一的通信协议,实现测试数据之间的信息共享与便捷调用,同时分析监控系统的功能,提出了一种模块化监控系统方案,并设计各子模块的功能,选型了监控分站的控制器,以RS485串口通信为媒介实现了各子模块之间的调用,最后通过仿真器评估系统的应用效果。结果显示,系统可满足变电站的监控需求,有效提高了变电站远程监控的可靠性与便捷性。     

基于AD9224及FPGA的高速数据采集系统设计

介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证。     

曼彻斯特编码技术在测井数据传输中的应用研究

基于曼彻斯特码编码技术文章提出一种适用于石油测井下行数据传输链路的设计方案。采用Verilog HDL设计的曼彻斯特编、译码器,在ALTERA公司的QuartusⅡ6．0软件平台上完成了仿真,并在FPGA器件上实现了硬件测试．最后下行数据传输链路的发送端和接收端在6km的电缆模拟器上完成了系统测试。通过计算机仿真和工程实现验证了该设计方法的正确性和实用性。     

基于FPGA的卡尔曼滤波器的设计与实现

采用 FPGA 硬件实现卡尔曼滤波器,解决了采用 DSP 软件方法实现存在的并行性和速度问题。以基于 FPGA 的数据采集系统为硬件平台,根据模块化设计思想,采用 VHDL 编程实现ADS8364芯片控制模块,利用 FPGA 的系统级设计工具 DSP Builder 设计卡尔曼滤波器模块,给出模块的软件仿真结果并完成整个系统的硬件验证。结果证明了设计的正确性,同时表明采用 DSP Builder使卡尔曼滤波器的 FPGA 硬件实现更加简单,速度更快。     

基于FPGA的测井系统中1553B总线编解码器设计

针对测井中地面系统与井下仪器通信的可靠性差,设计了用于井下仪器与地面系统进行通信的MIL-STD-1553B总线通信接口电路,实现了曼彻斯特编码、解码技术;在Libero开发环境中,用Modelsim进行时序仿真,并用综合工具Synplify对设计进行综合、优化,最后在FPGA上实现编解码技术,提高了测井系统通信的实时性、可靠性。     

基于FPGA的极简在系统编程设计

针对FPGA程序在线编程与加载问题,提出一种极其简单的基于PicoBlaze6的FPGA高可靠性在系统编程方法.基于此方法,实现了一个通过串口对SPI Flash在系统编程的设计,该设计着重阐述整个设计的工作原理与实现方法,并给出了带电重启与选择加载的实现时序仿真图与在系统编程的调试结果.调试结果表明,在系统编程得到成功实现,本设计已在工程实践中得到应用.     

基于PCF8563的数字钟FPGA设计与实现

针对基于时钟芯片的数字钟系统进行了研究,采用FPGA作为主控芯片通过I_²C总线实现对实时时钟芯片PCF8563的读写控制,实现了时钟/日历切换显示,对时钟/日历手动调校。在调校状态下,实现了数据移位时数码管闪烁指示功能。给出了系统设计以及FPGA各模块详细设计,通过SignalTap逻辑分析仪,验证了系统功能实现的技术可行性,并在开发板上完成调试,对FPGA开发人员有一定的借鉴意义。     

基于FPGA 的快速中频自动增益控制系统

为了同时满足系统的动态范围和响应时间的需要,提出了一种基于FPGA 的快速 中频自动增益控制( AGC) 系统。首先进行了计算机仿真,利用Quartus II 对系统AGC 算法进 行了仿真,验证了系统搭建控制模块、达到了60 dB 的动态范围控制。通过逻辑仿真软件的验 证和硬件电路的测试,证明系统响应迅速,控制精度高,并且系统用在实际的雷达接收机中取 得了良好的结果,增大了接收机的动态范围,提高了雷达系统的性能。     

基于SOPC的指纹识别模块设计

随着EDA技术及微电子技术的飞速发展,现场可编程门阵列（Field Programmable Gate Array,简称FPGA）的性能有了大幅度的提高。以Nios Ⅱ软核处理器为核心的SOPC（Systemon Programmable Chip）系统便是把嵌入式系统应用在FPGA上的典型例子,本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程,实现Nios Ⅱ对FPGA外围器件的控制,利用SOPC Builder将Nios Ⅱ处理器、指纹读取接口UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成Nios Ⅱ硬件系统,后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA配置电路这些纯实物硬件设计。     

基于DSPBuilder的LMS自适应滤波器设计

介绍了LMS、NLMS自适应滤波器的工作原理,以及现场可编程门阵列(FPGA)在信号处理计算中的重要作用.详细介绍了使用Ahera公司基于Simulink的DSP算法开发工具DSPBuilder设计自适应滤波器的流程与方法.给出了滤波器的设计图和时序仿真结果,设计可以在FPGA中实现.     

基于FPGA的并行总线QBus接口板的设计与实现

电子模块系统并行总线（QBus总线）是某型飞机火控电子设备的专用数据通信总线。研制QBus总线接口板用于QBus总线的总线控制、终端仿真及数据监控。介绍了QBus总线接口板的功能,给出了总体设计方案。采用自上向下（Top-Down）的EDA技术,逐步将问题细化,对各功能模块进行了详细划分和设计,用VHDL语言描述硬件电路,最终用FPGA实现了QBus总线技术。通过测试和联调,该板卡可以与某型飞机火控电子设备正常稳定通信。