一种基于FPGA的数字超声电子聚焦系统的设计

介绍了一种应用于数字超声诊断仪的电子相控聚焦系统的设计。文中简要讨论了电子相控聚焦的原理和影响成像效果的重要因素。详细介绍了系统的结构设计、模块划分以及各模块的功能,使用VHDL语言编程进行模块实现和系统片上集成。仿真结果验证了系统功能和该设计方案的优越性。     

基于VHDL的电表抄表器设计

文章在MAX＋PLUS Ⅱ开发环境下采用VHDL语言,设计并实现了电表抄表器,讨论了系统的四个组成模块的设计和VHDL的实现.每个模块采用RTL级描述,整体的生成采用图形输入法.通过波形仿真、下载芯片测试,完成了抄表器的功能.     

基于FPGA的高速数据采集系统的设计

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.     

自动售货机控制系统VHDL有限状态机实现

以VHDL语言和MAX PLUSⅡ为工具,运用VHDL有限状态机实现了自动售货机的控制系统,控制系统由投币输入信号处理模块和功能控制模块组成,并给出相应的设计原理图和VHDL源程序,通过仿真实现预定的功能.     

基于VHDL语言的状态机设计

VHDL语言是一种硬件描述语言,用于描述硬件的行为和结构。与软件编程语言被翻译成机器指令不同,VHDL语言是被翻译成数字电路结构,最终在可编程器件或专用集成电路ASIC中以电路结构的形式实现程序所描述的功能。在设计中,状态机是最典型、应用最广泛的电路模块,其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。使用VHDL语言进行8路彩等电路设计,思路简单,功能明了,灵活性强。     

使用CPLD实现通用串行总线接口收发模块

本文讨论了使用CPLD实现通用串行总线(USB)接口收发模块的过程,其中包括串行化、位插入、NRZI编码及其解码、反位插入、并行化等步骤,给出了发送模块设计的部分VHDL源代码.各功能单元及顶层文件的VHDL源代码使用MAXPLUSⅡ进行了时序仿真,仿真的结果符合设计要求.该设计最终用可编程逻辑器件EPM3032A实现硬件电路.     

一种基于FPGA的CPU设计

基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能.通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性.     

基于FPGA的DPLL设计与仿真实现

本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。     

VHDL语言电路优化设计的方法浅析

在用VHDL语言进行电路设计时，应充分认识到VHDL语言的特点，从设计思想、语句运用及描述方法上等多方面对电路进行优化设计。通过电路优化设计，可以使用规模更小的可编程逻辑芯片，从而降低系统成本。     

VHDL语言设计可综合的微处理器内核*

详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程。CPU指令系统构架采用RISC结构,设计上使用结构化编程方法,将CPU内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行CPU内核的逻辑综合和功能仿真,最后在可编程逻辑器件上实现这个完整的CPU内核。