共查询到19条相似文献,搜索用时 359 毫秒
1.
2.
针对高性能处理器龙芯2F的逻辑验证和性能测试,本文设计和实现了一套硬件验证平台环境,既能验证处理器流片前的逻辑功能,也能测试处理器流片后的性能指标。实验结果表明,本文设计的硬件验证平台能够有效验证龙芯2F处理器的各项功能和性能指标。 相似文献
3.
2006年9月13日是我国龙芯计划一个重要的里程碑。“64位龙芯2号增强型处理器(简称龙芯2E.英文名为Godson-2)”通过科技部验收.该处理器最高主频达到1GHz.实测性能超过1.5GHz奔腾4处理器水平。同日.“龙芯2号增强型处理器”通过了科技成果鉴定。值得注意的是,龙芯2家族中.2E是第一款量产的处理器.同时.装备龙芯2E的龙梦电脑即将投入市场.这标志着龙芯2代处理器进入产业化进程。
龙芯2从最初型号发展到现在的2E.经历了怎样的变化?龙芯2采用MIPS架构.比起目前的主流CPU性能究竟如何?龙梦电脑能和大家熟悉的主流PC竞争吗?Windows操作系统能否支持龙芯处理器?应用程序软件能否满足大众的需求?这些都是大家关心的问题。[编者按] 相似文献
4.
功能部件是处理器中进行指令运算的核心单元,它的算法及其实现直接影响到处理器的总体性能.介绍了龙芯2号处理器的功能部件,探讨了从算法到物理设计等不同层次的功能部件设计方法.龙芯2号功能部件分为两个定点ALU和两个浮点ALU实现,除实现完整的MIPS定、浮点指令集外,还实现了龙芯2号类MMX自定义多媒体指令集以及定点操作在浮点部件(FPU)中的数据通路复用.龙芯2号浮点部件遵照IEEE754和MIPS相关标准,浮点加法4拍完成,浮点乘法5拍完成,浮点除法4~17拍完成.物理设计支持0.18μm工艺下主频500MHz的标准单元实现,浮点单精度峰值性能达到2GFLOPS.双精度峰值性能达到1GFLOPS. 相似文献
5.
6.
《单片机与嵌入式系统应用》2005,(6):30-30
为了推动国产龙芯处理器的发展和产业化进程,2005年4月24号,北京神州龙芯集成电路设计有限公司在中科院献情报中心报告厅举办“龙芯2号技术方案应用研讨会”。本次大会由北京AKAE嵌入式研究中。承办。这是继成功举办“2004年首届龙芯开发大会”之后,龙芯爱好们交流和学习的又一次盛会,大会共吸引300余住龙芯爱好参加,200多位与会为龙芯的发展献计献策,充分体现了龙芯处理器在中国民众心中的重要地位。 相似文献
7.
龙芯2号处理器设计和性能分析 总被引:16,自引:4,他引:16
介绍龙芯2号处理器设计及其性能测试结果.龙芯2号采用四发射超标量超流水结构。片内一级指令和数据高速缓存各64KB,片外二级高速缓存最多可达8MB.为了充分发挥流水线的效率,龙芯2号实现了先进的转移猜测、寄存器重命名、动态调度等乱序执行技术以及非阻塞的Cache访问和load Speculation等动态存储访问机制.龙芯2号处理器采用0.18gm的CMOS工艺实现,在正常电压下的最高工作频率为500MHz,500MHz时的实测功耗为3~5W.龙芯2号单精度峰值浮点运算速度为20亿a/秒,双精度浮点运算速度为10亿a/秒,SPECCPU2000的实测性能是龙芯1号的8~10倍,综合性能已经达到PentiumⅢ的水平.目前芯片样机能流畅运行完整的64位中文Linux操作系统,全功能的Mozilla浏览器、多媒体播放器和OpenOffice办公套件,可以满足绝大多数桌面应用的要求. 相似文献
8.
9.
一种高效Cable Modem SOC软硬件协同验证平台 总被引:1,自引:0,他引:1
通过对基于龙芯一号CPU的双向有线调制解调器SOC的研究,利用软件仿真和硬件模拟相结合的方法,设计了一种软硬件协同验证平台TWCNP,可分别对EuroDOCSIS协议栈、EuroDOCSIS协议处理器、整个双向有线网络SOC等软硬件进行验证,并实现了验证和设计的统一.为了提高TWCNP的验证时效性,提出了一种基于TWCNP-OS的软硬件协同验证方法,缩短了开发周期,保证了SOC设计的可靠性. 相似文献
10.
链接后优化技术是在编译链接后对整个程序再进行优化的一种技术.它克服了传统编译器优化局限于一个函数、一个模块的缺点,将优化范围扩展到整个程序,并且充分利用了链接后确定的信息.参照Arizona大学为Alpha处理器设计的链接后优化器ALTO,针对龙芯2号处理器的微体系结构和指令集的特征,设计了龙芯上的链接后优化器GLTO(Godson link time optimizer).GLTO使得龙芯处理器SPEC2000定点程序ref分值提高了9.4%,具有显著的优化效果.分析了主要优化策略的效果和产生的原因,提出了处理器的结构设计中的改进设想,并将GLTO与ALT0做了对比分析. 相似文献
11.
以龙芯1号处理器为研究对象,探讨了基于JTAG的处理器在片调试功能的验证方法.根据在片调试的结构特征建立了功能覆盖率模型,并以访存模式为基准分步建立虚拟验证原型.整个验证将定向功能测试和指令集随机测试有机地结合起来,迅速定位了设计中多个难以发现的错误.最终验证的功能覆盖率达到100%,FPGA原型经长时间运行无误. 相似文献
12.
13.
龙芯2号同时多线程处理器的软硬件接口设计 总被引:1,自引:0,他引:1
随着生产工艺的提高,芯片上能集成越来越多的晶体管,多线程技术也逐步成为一种主流的处理器体系结构技术,而多线程处理器的软硬件接口也就成为急需解决的问题.在分析同时多线程的软件需求的基础上,提出龙芯2号同时多线程处理器的软硬件接口协同设计解决方案,给出相应的操作系统实现方案.同时,在Linux 2.4.20的基础上实现了龙芯2号同时多线程处理器相应的操作系统.通过运行SPEC CPU2000等测试程序进行性能评测,充分说明实现软硬件接口的龙芯2号同时多线程处理器极大地提高了多进程负载的性能.分析和设计方案不仅适用于同时多线程处理器,而且对于片内多核处理器的设计也有借鉴作用. 相似文献
14.
处理器结构的日益复杂使得对处理器功能进行有效验证变得越来越重要和关键。基于一款高效能计算协处理器ESCA,讨论了边界值验证、等价类验证和决策表验证等三类验证方法在ESCA处理器功能验证中的具体实现,并针对ESCA处理器中不同功能模块的基本特性提出了一种综合验证方法。实验结果表明,采用综合验证方法进行的ESCA处理器功能验证,不仅高效保证了验证案例集的生成,而且以较少的验证工作量实现了100%功能覆盖率,有效减少了ESCA处理器功能验证时间,提高了验证效率。 相似文献
15.
片上多核处理器存储一致性验证 总被引:2,自引:0,他引:2
存储一致性验证是片上多核处理器功能验证的重要部分.由于验证并行程序的执行结果是否符合存储一致性模型理论上是NP难问题,现有的验证方法中只能采用一些时间复杂度大于O(n3)的不完全方法.发现在支持写原子性的多处理器系统中,两条执行时间不重叠的操作之间存在确定的时间序.通过引入时间序的概念,设计并实现了一种线性时间复杂度的存储一致性验证工具LCHECK.LCHECK利用时间序将验证局部化,使得在表示程序执行结果的有向图中,序关系边的推导和正确性检测都被限定在有限范围内.与现有其他方法相比,LCHECK时间复杂度低,对程序长度和访存地址数没有限制,因此验证效率更高.作为国产片上多核处理器龙芯3号的重要验证工具, LCHECK发现了一些存储系统的设计错误. 相似文献
16.
龙芯1号处理器的故障注入方法与软错误敏感性分析 总被引:12,自引:0,他引:12
在纳米级制造工艺下以及在航天等特殊应用场合中,可靠性将是处理器设计中的一个重要考虑因素.以龙芯1号处理器为研究对象,探讨了处理器可靠性设计中的故障注入方法,并提出了一种同时运行两个处理器RTL模型的故障注入与分析方法,可以实现连续快速的处理器仿真故障注入.在此基础上,进一步分析了龙芯1号处理器的软错误敏感性,通过快速注入大约30万个软错误,保证了分析结果具有较好的统计意义,可以有效指导后续的容错与可靠性设计. 相似文献
17.
18.
基于SimpleScalar的龙芯CPU模拟器Sim-Godson 总被引:6,自引:1,他引:6
现代高性能通用处理器的设计越来越复杂,模拟器在处理器设计中所起的作用越来越大.龙芯2号是中国科学院计算技术研究所研制的高性能通用处理器.最早开发的龙芯2号的模拟器ICT-Godson是信号级模拟器,它模拟了处理器的所有细节,十分准确,但速度和灵活性有较大限制.文章基于SimpleScalar工具集,设计并实现了龙芯2号的模拟器Sim-Godson.Sim-Godson具有高速度和高灵活性的优点,且准确性也很高.在3.0GHz的Pentium4微机上,Sim-Godson速度约为500K指令/s.大部份测试程序在Sim-Godson上的IPC(Instruction Per Cycle)与ICT-Godson相差不到5%,达到了很高的准确性.Sim-Godson在龙芯2号的性能分析工作中发挥了重要作用. 相似文献
19.
Making Effective Decisions in Computer Architects Real-World: Lessons and Experiences with Godson-2 Processor Designs 下载免费PDF全文
Although the design of many kinds of microprocessors has been under developing for several decades,the computer architecture R&D community lacks well documented lessons and experiences about design decisions in the research literature.In this paper,we systematically present the design decisions we made during the designing and prototyping of Godson-2 series processors.The 250MHz Godson-2B,450MHz Godson-2C,and 1GHz Godson-2E processors that implement 64-bit,four-issue,out-of-order architecture were taped out in 2003,2004,and 2005,respectively.Each processor triples its predecessor in the SPEC CPU2000 rates.Our first-hand experiences and lessons gained from these designs would provide unique perspectives and insights that are not available in any existing text books and/or published papers.We summarize 10 critical lessons and experiences based on hundreds of our attempts at architectural and design optimizations for performance improvement of Godson-2 series processors.The issues include silicon-simulation correlation,design balancing,performance optimizing,and pico-architecture tuning.We conclude that persistent improvement,attitude towards work-on-silicon design, and insightful understanding of software and fabrication process are the three most important factors for designing a high performance processor with low energy consumption. 相似文献