共查询到20条相似文献,搜索用时 109 毫秒
1.
用PECVD氮化硅薄膜对GaAs MESFET进行钝化,本文讨论了钝化对器件特性的影响,提出了一种改善GaAs器件表面的方法,结果表明利用该方法和PECVD氮化硅钝化膜改善了器件的栅漏击穿电压。 相似文献
2.
本文利用偏心静电单探针诊断了反应室内的等离子体密度的空间分布;由Telstep-Hobbso轮廓仪研究了ECR-PECVD制备的Si3N4薄膜的表面特性。结果表明ECR-PECVD制备的氮化硅薄膜是一种表面均匀平整度好的薄膜。 相似文献
3.
等离子氮化硅应力的研究 总被引:2,自引:0,他引:2
氮化硅的应力严重制约着它的应用,但常见资料对氮化硅应力的分析颇略。本文较详细地介绍了PECVDSixNy,薄膜应力大小与制备工艺的关系,从而揭示了以能效地抑制SixNy应力的工艺叙述。文中给出了大量数据,对许多实际问题进行了讨论。 相似文献
4.
氮化硅的应力严重制约着它的应用,本文较详细地介绍了PECVDSixNy薄膜应力的大小与制备工艺及条件的关系,从而提示能有效地抑制SixNy应力的工艺途径。文中给出了大量测试数据,并提供了许多实物照片。 相似文献
5.
氮化硅薄膜的PECVD生长及其性能研究 总被引:3,自引:0,他引:3
采用PECVD法,反应温度为250℃,反应气体为NH3,SiH4,在抛光硅片上沉积0.2~0.4μm厚的氮化硅薄膜。对这种Si3N4薄膜的光学性能和电学性能进行了测试,其光学折射率为1.875,电阻率及击穿场强分别为8×1016Ω·cm及1×107V/cm,并用FTIR谱分析了薄膜的化学结构。 相似文献
6.
氮化硅的应力严重制约着它的应用,但常见资料对氨化硅应力的分析颇略。本文较详细地介绍了PECVDSixNy,薄膜应力大小与制备工艺的关系,从而揭示了能有效地抑制SixNy应力的工艺途径。文中给出了大量数据,对许多实际问题进行了讨论。 相似文献
7.
8.
低应力PECVD氮化硅薄膜工艺探讨 总被引:9,自引:1,他引:8
介绍了一种掺氦的等离子增强化学气相淀积(PECVD)氮化硅薄膜工艺技术,可调控氮化硅薄膜的应力,从而在较低的射频功率下生长低应力的氮化硅薄膜。文中对其机理作了初步的探讨。所生长的氮化硅薄膜的折射率和腐蚀速率没有明显变化,对器件,尤其是对砷化镓异质结器件几乎没有应力损伤。 相似文献
9.
10.
新型氮化硅氢离子敏器件采用PECVD法淀积SiNxHy膜同时作敏感膜与二次钝化保护膜。改善了器件的密封性能;敏感灵敏度β=56 ̄60mV/pH,比用LPCVD法淀积的Si3N4膜提高14%,β的线性度有明显改善;响应时间也缩短一倍。 相似文献
11.
本文介绍一种高性能2.0umBiCMOS工艺。该工艺采用P型衬底N型P型双埋层,N型薄外延结构,掺杂多晶作为CMOS晶体管栅杉双极晶体管的发射极。CMOS晶体管源漏自对准结构,钛和铝双层金属作为元件互连和PECVD SiNx介质作为钝化薄膜。 相似文献
12.
基于神经网络BP算法PECVD Si3N4钝化工艺的模拟 总被引:2,自引:0,他引:2
由于IC制造过程的高度复杂非线性,利用传统的方法进行工艺分析难以获得满意的结果,现描述一种新的途径--神经网络反向传播算法,并介绍了神经网络BP算法PECVD Si3N4钝化工艺中的应用。通过建立PECVD淀积工艺的神经网络模型,对PECVD Si3N4钝化工艺进行了计算机模拟,讨论了相关工艺条件对Si3N4介质膜特性的影响,所编写的神经网络应用程序已用C语言在计算机上得到了实现。 相似文献
13.
自对准外延CoSi_2源漏接触CMOS器件技术 总被引:1,自引:0,他引:1
CO/Ti/Si或TiN/Co/Ti/Si多层薄膜结构通过多步退火技术在Si单晶衬底上外延生长CoSi2薄膜,AES、RBS测试显示CoSi2薄膜具有良好均匀性和单晶性.这种硅化物新技术已用于CMOS器件工艺.采用等离子体增强化学汽相淀积(PECVD)技术淀积氮氧化硅薄膜,并用反应离子刻蚀(RIE)技术形成多晶硅栅边墙.固相外延CoSi2薄膜技术和边墙工艺相结合,经过选择腐蚀,可以分别在源漏区和栅区形成单晶CoSi2和多晶CoSi2薄膜,构成新型自对准硅化物(SALICIDE)器件结构.在N阱CMOS工艺 相似文献
14.
C2H2/H2/SiH4等离子体聚合及其沉积物的结构与性能的研究 总被引:1,自引:0,他引:1
利用C2H2/H2/SiH4混合单体等离子体聚合沉积在HDPE板表面制备薄膜,发现薄膜与HDPE粘接良好,H2使薄膜与基体附着性能提高但其沉积速率下降,而引入SiH4则使薄膜的耐磨性能有较大的提高。IR和XPS光谱表明:薄膜中含有较多的-OH,O-C,C-Si和Si-O基团,随着SiH4/H2的增加薄膜中的C/Si比可达1.222,说明产物的结构介于无机材料和有机物之间。 相似文献
15.
16.
本文主要介绍1um双阱双层金属布线硅栅CMOS专用集成电路制造中采用先进的反应离子刻蚀技术,对多种材料如LPCVD、Si3N4、PECVESi3N4、热SiO2、PEVEDSiO2、PSG、BPSG、多晶硅和Al-Si(1.0%)-Cu(0.5%)合金等进行高选择比的,各向异性刻蚀的工艺条件及其结果。获得上述各种材料刻蚀后临界尺寸(CD)总损失<0.08um的优良结果。此外还分析讨论了被选择的刻蚀 相似文献
17.
18.
19.
20.
介绍了一种单层多晶硅CMOS工艺。该工艺采用P型衬底,N型P型双埋层,N型薄外延结构,掺杂多晶硅作为CMOS晶体管栅极和双极NPN晶体管的发射极。CMOS晶体管采用源漏自对准结构,钛和铝双层金属作为元件互连线,PECVDSiNx介质作为钝化薄膜。 相似文献