同址存储在（2,1,9）维特比译码器中的应用

维特比算法是卷积码的一种最大似然译码。维特比译码器中的存储部分,包括幸存路径的存储和路径度量的存储,其结构的选择对其占用硬件资源影响也不同。文章采用同址存储的方法来实现约束度为9的（2,1,9）维特比译码器中的幸存路径的存储,该方法相对于传统的寄存器存储、回溯法来讲,具有资源占用少、译码延时小等特点。同址存储是存储体的一种实现方法,较之别的存储方法,其优点是需要的存储单元较少。     

Viterbi译码器的并行优化设计

本文提出了一种(2,1,9)卷积编码及其Viterbi译码的软件实现方案。该方案应用软件技术实现了卷积码维特比译码器功能,在程序实现中充分运用了蝶形运算、周期性回溯等卷积码的固有特性,获得了Viterbi译码输出。重点对蝶形运算和维特比算法进行了SSE并行优化。仿真实验表明,此方案可大幅提高译码效率,缩短处理时间。     

约束维特比译码算法的性能研究

维特比译码是一种最大似然译码，在数字通信系统中得到广泛的应用。约束维特比算法是利用已知的正确信息．对维特比算法进行改进。本文针对约束维特比算法进行了探讨，并对其性能进行了仿真实验。仿真结果证明，在二进制均衡信道中当采用约束维特比算法时．性能得到了较大的提高。     

卷积码编译码的Matlab仿真及其性能研究

提出了一种（2,1,7）卷积编码及其维特比（Viterbi）译码的软件实现方案,在Matlab环境中应用软件技术实现了（2,1,7）卷积码的Viterbi译码器功能。测试证明,该Viterbi译码算法在低信噪比下的误码率仍能达到10^-6。     

一种卷积码维特比译码算法的软件实现

提出了数字通信系统中一种卷积码译码的软件实现方案,该方案应用软件技术实现了卷积码维特比译码器功能,在程序实现中充分利用了卷积码的特性,运用蝶形运算,周期性的回溯以得到译码输出。在程序设计上采用了一些宏定义等处理方法,可以提升运算速度,是一种软件方法的前向纠错编码技术。     

LTE系统中咬尾卷积码的编译码算法

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿真结果进行分析。从性能和复杂度这两个角度考虑, 两步维特比算法较适合作为LTE通信系统中咬尾卷积码的译码方法。     

LTE系统中咬尾卷积码的编译码算法仿真及性能分析

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿真结果进行分析.从性能和复杂度这两个角度考虑, 两步维特比算法较适合作为LTE通信系统中咬尾卷积码的译码方法.     

一种基于CUDA的截断重叠维特比译码算法

为解决信道译码在高吞吐量通信系统中的瓶颈问题,通过对CUDA并行计算的了解和对维特比译码并行实现的探索,为卷积码提出了一种基于CUDA的截断重叠维特比译码器。算法通过截断式的子网格图相互重叠的方式,并行执行独立的正向度量计算和回溯过程。实验结果表明,在保证了译码算法误码率性能的同时,获得了良好的吞吐量提升表现,相比现有的实现方式有1.3~3.5倍的提升,降低了硬件开销,能够有效运用于实际高吞吐量通信系统中。     

Viterbi译码器逻辑设计及Verilog实现

本文首先分析了卷积码编码和维特比译码的原理以及影响维特比译码的软判决的概念,然后针对维特比译码进行设计,分别有BMU单元的设计、ACS单元设计、PMU单元设计、SMU的设计并针对这些模块进行了一些优化。最后通过分析代码的通用性对代码进行了一些调整。在实际的代码编写中运用了matlab建立M文件实现卷积码编码和维特比解码的过程,按照matlab的M文件重新建立Verilog模块。最后通过仿真对比Verilog的输出与M文件的输出来检测代码的正确性。     

基于Viterbi算法LFSR的恢复与设计

通过优化传统Viterbi算法的存储结构，使其能够对约束长度较大、码率很低卷积码进行译码。离线构造Hamming距离对照表，给出了一种可查表的Viterbi硬判决快速译码算法。实验表明，当误码率为37%以下时，生成多项式的次数在60以内的LFSR(线性反馈移位寄存器)序列的初始状态，可进行快速恢复。与传统的Viterbi译码算法相比，算法的译码效率提高了几乎10倍左右。     

Performance of punctured convolutional codes in asynchronous CDMA communications under perfect phase-tracking conditions

In this paper, the performance of punctured convolutional codes of short constraint lengths is discussed. The punctured codes are used to provide error protection to a particular user in an asynchronous code division multiple access (A-CDMA) system. Perfect channel estimation is assumed at the receiver. A slow fading Rician or Rayleigh channel is assumed. Maximum likelihood decoding through a Viterbi algorithm is used to decode the received symbols. Soft decision decoding for perfect phase tracking of the received signal is considered. Analytical bounds, which are useful in predicting the performance of the A-CDMA system are derived and plotted for the cases of infinite and finite channel memory. The upper bounds with Viterbi decoding are derived and plotted for the various punctured codes considered. The simulated results are found to agree very well with their upper bounds and predicted results.     

卷积编码及基于DSP的Viterbi译码器设计

卷积编码是前向纠错的差错控制编码方法之一, Viterbi译码是卷积码的一种杰出的译码算 法，它是一种最大似然算法，适于硬件实现．本设计中的Viterbi译码器是构建在台湾智源 科技的DSP芯片FD216之上的．在对Viterbi译码器测试时取一幅图像文件作为数据源，并用 软件方法模拟高斯白噪声信道．DSP芯片卓越的性能为我们提供了更深入的开发潜力.     

微型飞行器移动通信系统的研究与实现

传统的数字通讯方式已不能充分满足微型飞行器移动通信系统低质量、低功耗、低误码率、高抗干扰性的需求,必须设计最佳的编码、译码和硬件实现方案来满足这些需求.通过分析比较非线性卷积编码比线性分组码在微型飞行器移动通信系统中所具有的优势,提出了把卷积编码以及维特比译码应用于微型飞行器信道传输巾的具体方法,并通过把编码和解码程序移植到微型飞行器的处理器上,对处理器的工作性能进行优化,极大地改善了微型飞行器移动通信系统的性能.     

Error exponents for product convolutional codes

An upper bound on the error probability (first error event) of product convolutional codes over a memoryless binary symmetric channel, and the resulting error exponent are derived. The error exponent is estimated for two decoding procedures. It is shown that, for both decoding methods, the error probability exponentially decreasing with the constraint length of product convolutional codes can be attained with nonexponentially increasing decoding complexity. Both estimated error exponents are similar to those for woven convolutional codes with outer and inner warp.     

MB-OFDM UWB通信系统维特比解码器的实现

提出一种应用于多波段正交频分复用(MB-OFDM)超宽带通信系统的维特比解码器的设计方案,分析MB-OFDM所采用的卷积/凿孔码及相应的维特比解码算法的性能。为了达到系统要求的最高数据传输率、保持硬件开销的经济性,结合滑动窗口和折叠2种方法设计解码器的硬件结构。在低速工作模式下,部分处理单元被禁用,以节省功耗。该设计经Xilinx Virtex-4 FPGA验证,最高译码速率可达432 Mb/s。