基于32位结构的微机原理教学方法探讨

本文结合教学实践探讨了基于32位结构"微机原理"课程的教学方案,介绍了如何选择和取舍16位/32位教学内容作为课程的主体教学内容,最后说明了接口技术应用硬件实验的实验系统特点。     

8086接口实验系统设计

伴随着Intel 8088/8086以及80286、80386等CPU芯片日益广泛深入的应用,与之相配套的众多可编程的接口芯片也得到了广泛应用。就目前国内院校的情况来看,已陆续开始开设16位微机原理及接口控制等课程,但都普遍存在着接口实验不容易解决这样一个问题。为此,我设计了8086接口实验卡,通过它可以很好地解决上述问题,使理论教学与实验能够紧密地结合起来。     

微机原理与接口教学改革研究

微机原理与接口技术课程在高职课程体系中是比较难教和难学的一门课程,将基础知识简单化,课堂设计兴趣化,实验过程实例化,可以有效解决学生学起来困难的问题,"三化"对微机原理与接口教学起到了很好的促进作用。     

微机接口技术系列课程实践教学改革

本文结合我校自动化专业人才培养方案的实施以及微机接口类课程具有实践性和工程性强等特点,在课程化改革系列课程的实验内容、方法和手段基础上,提出并建立了以"微机原理与接口技术"实验课程为基础的课程群实践教学体系;构建综合实践创新平台,加强实践教材内涵建设和信息资源建设。此项实验教学改革成果表明,改革促进了创新人才培养,提高了学生的实践能力和综合素质。     

“微机原理”基础实验设计及教学应用

微处理器工作原理部分是“微机原理”课程重要的内容之一.大部分教材对这部分内容仅注重理论教学,缺少相应的实验环节,导致学生学习理解不透彻,给后续章节的学习造成障碍.针对此问题,本文设计了“一位CPU设计”和“微处理器总线时序分析”两个课程实验,配合微机原理课程的理论教学,深入讲解微处理器工作原理.教学效果表明,该实验有助于学生更加深刻透彻地理解微处理器工作原理,提高了学生的分析能力及创造能力,取得了良好的实验教学效果.     

计算机组成原理实验教学方法探讨

本文从当前计算机组成原理实验课程教学中存在的问题入手，讨论了现有课程理论教学与实验教学中的教学实践成果，并分析了“计算机组成原理”实验教学的现状和存在的问题。结合目前的实际教学经验、具体实验内容、实验设备、教学手段等方面，对提高该课程的实验教学质量、探讨教学效果更好的教学方法提出了一些思路与想法。     

“计算机组成原理”实验教学方法探讨

从当前“计算机组成原理”实验课程教学中存在的问题入手，讨论了现有课程理论教学与实验教学中的教学实践成果，并分析了“计算机组成原理”实验教学的现状和存在的问题。结合目前的实际教学经验、具体实验内容、实验设备、教学手段等，对提高该课程的实验教学质量、探讨教学效果更好的教学方法提出了一些思路与想法。     

基于Proteus的微机原理实验仿真

介绍了微机原理实验教学中存在的问题,并依据教学实践,对微机原理课程中的一些重点和难点内容,探讨了利用Proteus7．5SP3进行仿真的教学方法。实践表明,该方法能加深学生对微机原理课程相关内容的理解,激发学生的学习积极性,锻炼学生利用所学知识进行软硬件综合开发的能力。     

《微机原理及应用》课程体系建设的研究与实践

论述了《微机原理及应用》课程体系建设的研究与实践的具体内容。从改革《微机原理及应用》课程教学体系入手,结合我校的实际情况,开展了包括教学思想、教学内容、教学方法、教学手段、课程设计等方面的研究与实践。课程体系和内容的建设必须有教学观念、教学方法和教学手段的更新与之相适配。     

新编教材《微型计算机原理与接口技术》之探索

本文结合“微机原理与接口技术”课程教学体系和教学内容改革,针对不同专业对象、不同教学时数的需求,探讨既可用传统汇编语言又可用C语言开展教学的教材建设.教材的内容组织上,以培养应用计算机接口技术、从硬件与软件的结合上分析、设计微机应用系统的计算思维能力为切入点,淡化背景机,强化总线接口层面硬软件教学,突出各种CPU与外设接口原理、方法上的通用性.     

支持IA-32保护模式的存储管理单元的设计与实现

研究支持IA-32保护模式的存储管理单元的设计，并在龙腾C2微处理器中实现了该存储管理单元。分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制，详细讨论了存储管理单元的分段单元和分页单元的设计。以及存储管理单元在流水线中的控制机制，并就存储管理单元的关键路径进行了结构优化。仿真验证和综合的结果表明．该存储管理单元的设计满足龙腾C2微处理器的功能和性能要求。     

The first IA-64 microprocessor

The first implementation of the IA-64 architecture achieves high performance by using a highly parallel execution core, while maintaining binary compatibility with the IA-32 instruction set. Explicitly parallel instruction computing (EPIC) design maximizes performance through hardware and software synergy. The processor contains 25.4 million transistors and operates at 800 MHz. The chip is fabricated in a 0.18-μm CMOS process with six metal layers and packaged in a 1012-pad organic land grid array using C4 (flip chip) assembly technology. A core speed back-side bus connects the processor to a 4-MB L3 cache     

Fast Reconfigurable Elliptic Curve Cryptography Acceleration for <Emphasis Type="Italic">GF</Emphasis>(2<Superscript><Emphasis Type="Italic">m</Emphasis></Superscript>) on 32 bit Processors

This paper focuses on the design and implementation of a fast reconfigurable method for elliptic curve cryptography acceleration in GF(2 ^m ). The main contribution of this paper is comparing different reconfigurable modular multiplication methods and modular reduction methods for software implementation on Intel IA-32 processors, optimizing point arithmetic to reduce the number of expensive reduction operations through a novel reduction sharing technique, and measuring performance for scalar point multiplication in GF(2 ^m ) on Intel IA-32 processors. This paper determined that systematic reduction is best for fields defined with trinomials or pentanomials; however, for fields defined with reduction polynomials with large Hamming weight Barrett reduction is best. In GF(2⁵⁷¹) for Intel P4 2.8 GHz processor, long multiplication with systematic reduction was 2.18 and 2.26 times faster than long multiplication with Barrett or Montgomery reduction. This paper determined that Montgomery Invariant scalar point multiplication with Systematic reduction in Projective coordinates was the fastest method for single scalar point multiplication for the NIST fields from GF(2¹⁶³) to GF(2⁵⁷¹). For single scalar point multiplication on a reconfigurable elliptic curve cryptography accelerator, we were able to achieve ∼6.1 times speedup using reconfigurable reduction methods with long multiplication, Montgomery’s MSB Invariant method in projective coordinates, and systematic reduction. Further extensions were made to implement fast reconfigurable elliptic curve cryptography for repeated scalar point multiplication on the same base point. We also show that for L > 20 the LSB invariant method combined with affine doubling precomputation outperforms the LSB invariant method combined with López-Dahab doubling precomputation for all reconfigurable reduction polynomial techniques in GF(2⁵⁷¹) for Intel IA-32 processors. For L = 1000, the LSB invariant scalar point multiplication method was 13.78 to 34.32% faster than using the fastest Montgomery Invariant scalar point multiplication method on Intel IA-32 processors.     

基于项目的数字电子技术实验教学案例

本文以创意番茄钟为实验案例介绍了基于项目的数字电子技术实验的教学设计与实施过程。实验案例以时间管理为背景,有效激发了学生学习兴趣和学习主动性。教学设计由浅入深、循序渐进地引导学生从FPGA入门到逐步掌握数字系统设计方法,同时建立了工程思维。通过线上线下的教学任务引导,过程与结果相结合的考核方式,在有限学时内提高了学生的学习成效。     

基于Zigbee实验的分步教学方法的研究

在信息化的时代背景下,物联网应用型人才的培养显得尤为重要,为此,本文针对物联网应用型人才的培养提出分步教学的方法,实验以项目为驱动,任务为导向,将实验项目拆分为知识模块,以分步骤完成项目的方法完成基于ZigBee温湿度监控实验项目,在分步完成过程中,介绍了契合大数据背景下物联网应用型人才培养的实验教学方法。     

GCC基于IA-64谓词执行的IF转换技术研究

编译器在提高程序运行速度和发挥处理器性能方面起着非常关键的作用,尤其在IA-64体系结构中,其性能的发挥在很大程序上依赖于相应的编译器.IF转换利用IA-64对谓词执行的支持,删除程序中的某些控制流,将控制依赖转换为数据依赖,以便于优化.文章介绍了IA-64体系结构,并详细分析了GCC中基于IA-64谓词执行的IF转换算法.     

A 650-MHz, IA-32 microprocessor with enhanced data streaming forgraphics and video

This paper describes a new IA-32 architecture microprocessor that implements 70 additional instructions to further accelerate the performance of data-streaming applications such as three-dimensional graphics and video encode/decode. This processor is an enhancement over the previous implementation of this family through the addition of these new instructions along with circuit improvements in several key areas for higher clock frequency. The 10.17×12.10 mm² die contains 9.5 million transistors and is fabricated in a CMOS five-layer-metal 0.25-μm process with a six-layer organic land grid array package using C4 interconnect technology. It has an operating range of 1.4-2.2 V and is currently running up to 650 MHz     

“视景仿真”课程教学设计方案

本文提出"视景仿真"课程教学设计方案和教学创新思路。我们通过理论联系实际、结合实际研究课题、开拓学生在视景仿真领域学习的知识面,加深学生对视景仿真技术的理解,培养学生理解和运用视景仿真知识的能力。课程教学内容安排循序渐进、由浅入深,教学手段形象生动。教学实践表明,本课程的建设内容合理,在教学中取得了良好的教学效果。     

阶跃函数的定义及其在零点的取值

阶跃函数是一种特殊的连续时间函数,它在信号与系统分析以及电路分析中具有重要作用。在教科书中给出的若干种互有区别的阶跃函数定义,给教学和学生的理解造成了混乱。讨论了阶跃函数的定义,通过实例说明了阶跃函数在在t=O点的值应根据实际情况给出,分别可取0、1／2、1。可为讲授阶跃函数的定义提供一定的帮助。