高速接口芯片测试技术

在电子、微电子及通信领域,近年来一个突出的特点就是数据传输量的与日俱增,这也给与之应对的接口芯片提出了更高的要求,也成为大量高速接口芯片出现的契机。本文将对当今高速接口芯片做一个简明的介绍,并重点以LVDS接口芯片为例,讲述高速接口的测试技术。一、主流高速接口芯片介绍高速接口芯片的特点就是工作速度快。当前使用比较广泛的高速接口芯片种类很多,涉及的领域也很广,下面是很有代表性的几种。1、USB接口芯片USB接口技术是应用极其广泛的一种接口规范,现阶段主要有两个标准:USB1.1和USB2.0。USB1.1是目前较为普遍的USB规…     

基于UltraFlex系统进行LVDS接口芯片的测试方法

高速接口通常采用差分信号实现,LVDS接口可以满足高速信号传输,对具备LVDS接口芯片的测试方法与单端信号的测试有较大差别。描述了如何使用UltraFlex测试系统进行LVDS接口芯片的测试方法,包括通道分配、测试接口板设计和相关测试设置等内容。此方案已经应用于800 Mbps多路LVDS输入和输出接口的测试。     

EPON ONU芯片的硬件验证与测试平台设计

介绍了SHU 2006 ONU芯片的硬件验证与测试平台系统,利用该验证平台实现了SHU 2006 ONU芯片的功能以及TBI高速接口的时序测试.在该验证平台上,100M以太网的FTP数据传输速率可以达到8Mb/s.     

横河电机高速接口FPD驱动IC测试系统ST6731

ST6731系统承续客户好评的ST6730的基本规格,并具备高速接口测试能力,数据传输速度可超过2Gbps,属高端FPD测试系统。已于2011年开始销售。随着大尺寸3D电视的出现,显示面板尺寸越来越大,解析度也越来越高。另外,智能手机方面也出现了     

Altera交付Stratix IV GX收发器信号完整性开发套件

Altera公司宣布，开始提供Stratix IV GX版收发器信号完整性开发套件。这一全功能硬件开发平台装配了Altera Stratix IV GXFPGA，其收发器工作速率高达8.5Gbps，使工程师能够迅速方便地进行原型开发，测试高速接口。通过这一套件，客户可以根据自己的设计系统需求来试用Altera新的40—nm Stratix IV GXFPGA。     

Altera交付StratiX IV GX开发套件

Ahera公司现在开始提供Stratix IV GX版收发器信号完整性开发套件。这一全功能硬件开发平台装配了Ahera Stratix IV GX FPGA，其收发器工作速率高达8．5Gbps，使工程师能够迅速方便地进行原型开发，测试高速接口。通过这一套件，客户可以根据自己的设计系统需求来试用Ahera新的40-nm Stratix IV GX FPGA。     

一种高性能硬件加密引擎阵列架构

该文提出一种高性能硬件加密引擎阵列架构,为大数据应用提供了先进的安全解决方案。该模块架构包括一个高速接口、一个中央管理和监视模块(CMMM)、一组多通道驱动加密引擎阵列,其中CMMM将任务分配给加密引擎,经由专用算法处理后再将数据传回主机。由于接口吞吐量和加密引擎阵列规模会限制模块性能,针对PCIe高速接口,采用MMC/eMMC总线连接构建阵列,发现更多加密引擎集成到系统后,模块性能将会得到提升。为验证该架构,使用55 nm制程工艺完成了一个PCIe Gen2×4接口的ASIC加密卡,测试结果显示其平均吞吐量高达419.23 MB。     

美国国家半导体推出低抖动高精度的时钟调整器

美国国家半导体公司（NS）日前宣布推出一系列共5款高精度时钟调整器，其特点是降低系统时钟噪声，并把时钟分配到各个功能模块。这几款芯片内置美国国家半导体的锁相环路、压控振荡器及高速接口，是业界低抖动的时钟调整器，可为高性能的数据转换及数据处理子系统提供准确的定时功能，适用于无线及有线结构、医疗设备以及测试与测量仪表等产品。     

基于FPGA的并行数据转SPI接口设计

在进行不同设备间的数据传输时,最基本的要求是连线尽可能少、数据传输速率尽可能快、误码率尽可能低。对此进行了并行数据转换为串行数据的接口电路研究,提出了同步并行传输速率的n倍改进SPI传输方案。其特点是传输速率高、时钟独立、可与并行接口端和SPI串行接口端进行双向通信。测试结果显示系统达到预定功能,其接口电路的实现方法可为数据的高速接口提供新的借鉴。     

基于Ultra-FLEX测试系统的集成电路测试开发

在半导体技术高速发展的今天,对集成电路的测试要求越来越高,测试开发的难度、复杂度都在增加,如何应对当前集成电路的测试需求,成为测试开发者需要考虑的问题。Ultra-FLEX测试系统是新一代的测试系统,用以应对当今的测试需求。文章介绍了Ultra-FLEX测试系统的硬件资源,列举了部分模块及其功能和参数;描述了一般集成电路测试开发的流程,并以数字集成电路为例介绍了相关测试内容;介绍了Ultra-FLEX测试系统的软件环境,列举了测试程序构成要素以及各自功能;介绍了Ultra-FLEX测试系统的程序调试环境,测试系统提供的调试工具以及调试方法。     

基于USB-HID接口的高速数据采集系统设计

介绍了基于USB-HID(Human Interface Device)接口的高速数据采集系统的开发过程,详细阐述了系统硬件设计、软件设计及其应用。通过EZ-USB FX2芯片CY7C68013和DSP处理器TMS320F2812实现与外部设备之间的数据传输和采集。该系统具有传输速度快、结构简单、实时性和可靠性高等优点,可自动被识别为HID设备。该系统可应用于高速数据和红外图像的传输和采集,传输平均速度可达40 MB/s,响应速度可达10 ms,能较好地满足数据实时传输要求。     

基于PC104总线高精度数据采集板卡硬件的设计

基于PC104总线,采用先进的现场可编程门阵列（FPGA）^[1]器件制作的数据采集板卡,实现数据的高速采集。经试验测试表明,该数据采集板卡具有高速数据采集,此外PCI04总线接口具有良好的数据传输能力,能满足高速信号传输的要求。     

RapidIO技术在高速信号处理系统中的应用

RapidIO具有传输速度高、可靠性强、灵活性好、实现复杂度低的优点,可广泛应用于高速、海量数据传输等应用中。针对FMCW SAR系统实时性要求高、数据量大、传输率高的需求,提出了基于Ra-pidIO的信号处理系统数据传输方案。该方案以TI的高性能多核DSP TMS320C6678和Xilinx的Virtex6系列FPGA为RapidIO的互连设备实现高速数据传输,设备之间采用四路单通道的数据传输方式。测试结果表明,数据传输速度接近理论极限速度。在实际工作状态下能够满足FMCW SAR信号处理系统的数据传输要求。     

高速密集多路光电信号的并行采集与控制

针对激光光幕坐标靶测试中控制器I/O口不足的问题,提出现场可编程门阵列(FPGA)和单片机相结合实现高速密集多路光电信号的并行采集与控制.采用FPGA作为光电开关信号数据的采集和存储装置,单片机控制FPGA的工作,并处理、显示数据.对7.62 mm弹丸的过靶坐标进行了测试实验,结果证明,基于FPGA和单片机的高速密集多...     

Active devices under CMOS I/O pads

Active devices, including electrostatic discharge protection devices and ring-oscillator circuits, under CMOS I/O pads are investigated in a 130 nm full eight-level copper metal complementary metal-oxide-semiconductor process, using fluorinated silicate glass (FSG) low-k inter-metal dielectric. The high current I-V curve measured in the second breakdown trigger point (V/sub t2/, I/sub t2/) of ESD protection devices under various metal level stack structures, shows that i) I/sub t2/ depends very weakly on the number of metal levels used, as expected given specific junction power dissipation criteria; and ii) V/sub t2/ increases with the number of metal level stacks of I/O pads because of increased dynamic impedance due to the presence of more metal levels, as clarified by a simple RC model. Moreover, no noticeable degradation in the speed of the ring-oscillator circuit, as measured for a variety of test structures subjected to bonding mechanical stress, thermal stress by temperature cycling and DC electrical stress by transmission line pulse, as well as AC electrical stress by capacitive-coupling experiments. Accordingly, active devices under CMOS I/O pads are independent of bonding pad metal level structures.     

一种基于DSP的数据以太网传输系统

为了满足高速信号处理要求,本文设计和实现一种基于DSP的高速数据以太网传输及处理系统,能够实现超过1M字的采样,并实时通过以太网传输给上位机.通过32位150M快速DSP(TMS320F2812)控制CPLD(EMP240)驱动10M的RTL8019AS网络芯片,实现了DSP和上位机的以太网数据传输,速度超过1M.利用数字信号处理器DSP和RTL8019AS实现了以太网数据的实时传输,完成了以TMS320F2812为核心处理系统与以太网连接的硬件接口.应用此硬件平台实现了嵌入式TCP/IP协议,完成了通过以太网和机之间传输数据.     

基于PCI的双向高速传输系统

为了实现FPGA与PC之间高速数据的双向同时传输,设计了采用PCI接口实现的双向高速传输系统。系统中采用PCI9054作为PCI接口芯片连接PCI总线与FPGA,并通过PCI驱动程序的设计来提高数据传输效率。经过测试,该系统的速度在双向传输上可以同时达到至少80 Mb/s的速率。该系统可以应用在PC与FPGA之间需要大量数据交换的场合。     

高速数字I/O缓冲器瞬态行为建模及其在同步开关噪声分析中的应用

本文阐述了从最新版本的IBIS(I/O Buffer Information Specification)建模数据中构造高速数字I/O缓冲器的瞬态行为模型的推导过程,获得了建模所需要的充分条件.与相应的晶体管级模型(SPICE模型)相比,该方法在获得了更高仿真精度的同时,提高了具有大量同步开关器件芯片互连的仿真速度.采用这些模型有效地分析了多芯片互连非线性电路中的同步开关噪声,证实了差分波形传输信号的优越性.     

Gbps试验系统中高速串行接口的设计与实现

介绍Gbps无线通信试验系统中高速串行数据接口的设计与实现。按照Gbps无线通信试验系统对高速串行数据的传输要求,数据传输速率超过1 Gb/s,在基于Xilinx IP core技术上对单板上的FPGA进行逻辑设计,实现了符合系统要求的高速串行数据接口。在系统实际调试中,通过ATCA机箱背板进行数据传输,获得了高达Gbps的数据吞吐速率且传输误码率低于10-14。