基于有限状态机的UUV集群围捕策略研究

针对无人水下航行器(UUV)集群围捕策略问题,提出了一种基于有限状态机的UUV集群围捕策略.首先根据UUV的运动学模型建立了一种基于阿波罗尼斯圆的UUV集群围捕模型,针对UUV集群是否对目标UUV形成包围圈进行讨论,对目标的逃逸策略进行了设计.综合上述研究,提出了基于有限状态机的UUV集群围捕策略,根据目标UUV所处的...     

基于Verilog HDL的高效状态机设计

用Verilog HDL(硬件描述语言)进行有限状态机电路设计,由于设计方法不同,综合出来的电路结构、速度、面积和时延特性都会有很大的差别,甚至某些臃肿的电路还会产生难以预料的问题。因此,很有必要深入探讨在用Verilog HDL进行有限状态机设计中,如何简化电路结构、优化电路设计的问题。文中根据有限状态机的设计原理,描述了有限状态机设计的几种设计方法,分析了影响状态机设计时延、速度和电路综合面积问题,提出了一种高效状态机设计方法,并给出了基于Veril-og HDL程序综合得到的电路图,验证了方法的正确性。     

一种可逆有限状态机的电路设计

不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单.     

基于Verilog HDL的可综合有限状态机设计

Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。     

SystemC中一类特殊线程与状态机研究

作为一种系统建模语言,SystemC支持各个抽象级别的硬件描述以及软硬件协同设计和验证。在SystemC中定义了一类特殊的线程称为钟控线程,虽然是行为级描述,却是面向综合优化的。该类线程最适合描述一种隐式的有限状态机。本文描述了该类线程的特点,并以一个总线控制器的设计为例,比较了隐式有限状态机相对于一般显式有限状态机的优点。     

动态环境视觉导航的有限状态粗集方法研究

为实现移动机器人在多目标动态环境下导航与控制,提出了有限状态机和粗糙集理论相结合的单PT(Pan-Tilt)视觉系统监控策略.首先定义了目标方位信息可信度估计模型及基于动态优先级的目标选定方法.然后确定了每个目标监控的有限状态机模型,并依据粗糙集理论对目标监控决策表进行了约简,引入了非值约简描述方法,得到了最小规则集.在多目标环境下的移动机器人实验,验证了所提出方法的有效性.     

基于Verilog的有限状态机设计与优化

研究了不同的状态机编码(二进制、格雷码、独热码)和不同的状态机描述方式(one always,two always,three always)的优点和缺点,并分析了他们对有限状态机性能的影响.分别使用Xilinx ISE和Design Compiler对一个实例进行了综合,分析了其面积、速度和功耗的信息.结果表明,one always的写法需要被摒弃;two always的编码风格适合Moore型状态机;而three always的编码风格适合Mealy型状态机.同时也给出了适合不同设计的最优状态编码.     

Verilog HDL代码描述对状态机综合的研究

verilog HDL语言在芯片设计中应用广泛，而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计，探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响，最后通过一个序列检测器的设计进行实例说明，     

基于EAP-TLS的认证机制研究与实现

描述了TLS(transport layer security)协议、EAP(extensible authentication protocol)、EAP-TLS协议流程和消息格式,给出了EAP-TLS协议的有限状态机设计,并根据有限状态机在Ubanto系统下实现EAP-TLS认证机制。测试结果表明,开发的软件具有良好的规范性、可靠性和稳定性,能有效实现用户和服务器间的双向认证。     

有限状态机的Verilog设计与研究

本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格，并从综合，毛刺，面积，速度这几方面研究了不同实现方式的利弊。最后，以SoC芯片中DMA Arbitor有限状态机为例，我们用Design Complier（DC）对七种设计进行了综合，并分析了综合后的面积和时延信息。