低功耗、高性能多米诺电路电荷自补偿技术

提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nm BSIM4 SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技术在降低电路功耗的同时,提高了电路的性能.与常规多米诺电路技术相比,采用电路自补偿技术的电路的功耗延迟积(PDP)的改进率可达42.37%.此外,以45nm Zipper CMOS全加器为例重点介绍了功耗分布法,从而优化了自补偿路径,达到了功耗最小化的目的.最后,系统分析了补偿通路中晶体管宽长比,电路输入矢量等多方面因素对补偿通路的影响.     

伪准确计算的高故障容忍度冗余电路实现

本文提出了伪准确计算的概念。集成电路规模的扩大和制造工艺中不断增加的缺陷给大规模集成电路的测试和验证带来巨大的压力。针对故障容忍度（Fault Tolerance,FT）的研究是缓解测试和验证压力的有效方向。传统的错误容忍度的研究和相关的电路设计主要通过冗余的可替换电路实现无错误电路（有时只针对特定目标程序）。本文通过重新定义“准确”,提出了伪准确定义的概念,并通过创新的冗余电路结构实现。示例电路为冗余伪准确反相器。本文通过伪准确反相器与三模冗余（triple-modular redundancy TMR）和双备用（two spares）等FT技术的比较,给出伪准确计算的实现原理、误差积累分析。示例电路的仿真和分析表明伪准确计算在缩减测试成本和提高系统可靠性方面有潜在的价值。     

关于功率管热应力分析模型的补正意见

本文对G.A.Lang等关于功率晶体管热疲劳失效研究的理论模型提出了商榷意见,并给出了其补正形式和解析解。这一结果也适用于其他具有多层结构的电子器件。     

一种用于X射线工业检测的多通道电荷读出IC

介绍了一种用于X射线工业检测的多通道电荷读出IC。该电荷读出IC可提供64个通道,将探测器电荷转换成模拟电压。电路由电荷放大器增益控制、增益电容阵列、时序发生器、移位寄存器链、电荷放大器阵列和采样保持放大器等组成,具有低噪声、14位动态范围等特性。电路芯片采用0.8μm标准CMOS工艺制造,芯片尺寸为3.1mm×10.9mm。电路在3.3MHz频率、5V电源电压和3.5V参考电压下工作,电路功耗为45mW。测试结果表明,在电荷放大器增益电容为0.5pF和光电二极管结电容为33pF下,电路的输出噪声达到600μV(Vrms)。     

基于μC/OS-Ⅱ操作系统的液晶驱动解决方案

介绍了一种基于μC/OS-Ⅱ操作系统的LCD驱动程序,给出了硬件结构和软件模块.采用文中提出的显示缓冲区 屏幕刷新的方法,完全能够实现静态文本与滚屏动画的显示功能.     

射频识别系统中自适应反碰撞法的实现

提出了一种基于射频识别系统的改进的自适应时隙Aloha（IDFSA, improved dynamic framed slotted Aloha algorithm）算法．在RFID系统的设计阶段完成了对应答器的分组,并对分频后的实时时隙数进行了优化．介绍了此算法在实际超高频射频识别系统中的应用．取代了传统的估算和实时分组方法,提高了系统效率,使碰撞率下降了2.67倍,从而有效地提高了信道的利用率,解决了时隙数随应答器数增加而指数增长的问题．通过实际系统433/868/915的实现,验证IDFSA算法的简单有效性．     

基于粒子群-小波神经网络的模拟电路故障诊断

针对传统小波神经网络技术在模拟电路故障应用中存在的问题,提出了一种基于粒子群-小波神经网络的模拟电路故障诊断方法.利用该方法对滤波电路进行了故障检测,结果表明,该方法优于传统的小波神经网络方法.     

深亚微米全差分采样/保持电路设计

本文介绍采用深亚微米CMOS工艺设计的全差分采样/保持电路,该电路应用下极板采样技术和全差分结构以消除开关电荷注入和时钟馈通引起的误差,从而获得高精度.设计采用0.18μm CMOS工艺条件并通过spectre软件模拟仿真,结果表明电路在3 V电源电压和50MHz采样频率工作条件下能够稳定工作.     

美国高等工程教育研究与借鉴

从知识更新、跨院系选课和授课以及校企合作三方面分析美国高等工程教育的特点,为"卓越工程师教育培养计划"提供借鉴,这将十分有利于改革和完善现今我国高校的培养教育体制,有利于为我国培养出更多高质量的工程师人才,以满足时代与社会发展对工程师在"质"与"量"上的需求。