基于FPGA的PLC并行执行定时器/计数器的设计

针对ARM+FPGA构建的PLC系统,分析PLC对定时器/计数器的功能需求,设计了可以并行执行的定时器/计数器,构建的定时器/计数器共用一个端口读写控制器与FPGA中央控制器进行数据通信,定时器/计数器内部工作是相互独立的,能够并行的工作,并通过使用地址映射存储器使得定时器/计数器的指令执行更加高效;对中央控制器与定时器/计数器的通信时序和通信格式进行了设计,方便了中央控制器对定时器/计数器的控制与测试;通过仿真测试,该定时器/计数器能够满足PLC定时器/计数器的基本功能,并且达到了稳定的定时/计数的设计要求。     

通用FPGA算法测试平台

基于FPGA实现的通信系统需要进行大规模的数据测试,为缩短FPGA的设计周期以及降低大数据量测试带来的复杂性,基于DSP处理器建立了一个通用FPGA测试平台。采用此平台可以对FPGA上不同功能的算法进行功能、可靠性的测试,解决了传统FPGA测试方法难以进行大数据量、长时间测试的问题。该平台易于扩展,可以直接应用于多种通信系统的硬件实现。     

基于FPGA的Systolic乘法技术研究

Systolic乘法是一种基于SIMD-MC2模型的矩阵乘算法,无法直接应用在单独的嵌入式系统中,所以提出一种采用FPGA技术实现Systolic乘法的方法。该方法将FPGA的硬件并行特性与巧妙的并行算法结合起来,利用FPGA灵活可编程的特点,在FPGA内部设计了一种基于MC2模型的节点阵列来实现Systolic乘法。实际应用中,可以灵活地修改节点单元的数量和节点的功能来满足不同规模的运算矩阵需求并充分利用FPGA的资源。仿真结果验证了该方法的正确性。实际测试结果表明:该方法具有较快的速度和较高的实时性。     

一种测控通信软件的数据发送定时器设计

实时性和可靠性是测控通信系统必备的性能.本文结合基于UDP协议的测控通信软件的特点,针对提高系统的效率和实时性,提出了数据发送定时器设计的新方法,它包括数据发送缓冲区队列、数据发送定时器的定时算法、数据发送定时器的定时值、数据发送缓冲区的空间收集等四个部分.经过测试,本设计能够满足测控通信系统功能的要求.     

基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。     

基于FPGA的多路极低温数据测量系统设计

介绍了一种基于现场可编程门阵列(FPGA)的极低温段温度数据测量系统的设计与实现方法。采用较宽测温量程(1. 2～325 K)的四线制铑铁热电阻传感器RF50—SQ,提高了系统的抗辐射和抗干扰能力;采用FPGA芯片的电路设计实现了并行、高速、多通道的数据处理与串行接口通信。对传感器原始分度表的数值预处理以及使用恰当的查表算法降低了FPGA内部电路设计的复杂度,提高了采样速率与测量精度。该测量系统在真空环境模拟设备的现场应用试验中,各项功能与性能表现较好,为低温试验技术提供了一种新的测量方法。     

GPS调零天线的数字接收机阵列

研究了GPS调零天线系统数字接收机阵列的一种高效实现方案.提出采用新型的可配置时分复用FIR滤波器组,实现了多通道数字下变频处理中的采样速率转换与滤波器系数重加载,通过对GPS调零天线系统四通道数字接收机阵列的设计实现与测试分析可以得出,此方法与多通道并行重复处理的常规数字下变频方式相比,可以节约大约60%的FPGA硬件资源,并可增强系统实现的灵活性.     

DSP和FPGA的双核并行通信方法设计与应用

为解决雷达信号处理系统双核通信问题,设计了两种DSP和FPGA之间的并行通信方法,分别通过DSP的外部接口XINTF访问FPGA内部FIFO和双口RAM,利用DSP的读写使能信号作为FIFO和RAM的读写时钟信号.通过对两种并行通信方法进行对比分析,指出雷达信号处理系统中双核通信应该采用DSP和FPGA内部FIFO的方法.     

基于PPI协议的PLC通信控制设计

PLC采用PPI自由口通信模式与上位机及时进行通信,实现数据处理与现场数据实时显示等监事和远程控制功能.在本设计中,介绍了风门控制中,PC与S7-200PLC通信的软件设计.该设计可以满足用户对温度控制的相关工艺标准和要求.     

基于SOPC的多通道信号产生模块控制器的设计

通过并行测试技术硬件实现方式和软件实现方式的分析,为了降低并行测试过程中任务分解和任务调度的难度,建立了基于FPGA的并行多通道信号产生模型,采用SOPC技术设计并实现了具有专用资源架构特点的并行多通道信号产生模块;模块通过增加支持并行测试的多通道激励,可以同时产生多路激励信号,并可以控制激励信号波形的类型及频率,降低了并行测试过程中任务分解和任务调度的难度,支持并行测试系统的实现与传统自动测试系统的并行测试升级改造.