2.5D硅转接板TSV结构研究

针对结构参数对TSV可靠性影响不明确的问题,文中采用有限元分析和模型简化的方法,分析了TSV结构在温度循环条件下的应力应变分布,并进一步研究了铜柱直径、SiO₂层厚度以及TSV节距等结构参数对TSV结构可靠性的影响。结果表明,采用文中的方法简化模型后得出的结果拟合度在0.95以上;在TSV结构上施加温度循环载荷时,在SiO₂界面会出现应力集中,而在钝化层中会出现应变增大;改变铜柱直径、绝缘层厚度和TSV节距将显著影响TSV结构的可靠性;减小填充铜的直径、增加SiO₂层的厚度、增加TSV节距,都将有助于减小TSV结构的最大应力。     

基于热-结构耦合的3D-TSV互连结构的应力应变分析

建立了3D-TSV(硅通孔)互连结构三维有限元分析模型,对该模型进行了热-结构耦合条件下的应力应变有限元分析,研究了TSV高度和直径对3D-TSV互连结构温度场分布及应力应变的影响。结果表明:随着TSV高度和直径的增大,3D-TSV叠层芯片封装整体、焊球、间隔层、芯片和TSV及微凸点处的最高温度均逐渐降低,TSV高度和直径的增加在一定程度上有利于降低封装体各部分最高温度;随着TSV高度的增加,TSV及微凸点互连结构内的应力应变呈增大趋势。     

3D堆叠封装硅通孔结构的电-热-结构耦合分析

硅通孔(TSV)技术作为三维封装的关键技术,其可靠性问题受到广泛的关注。基于ANSYS平台,通过有限元方法,对3D堆叠封装的TSV模型进行了电-热-结构耦合分析,并进一步研究了不同的通孔直径、通孔高度以及介质隔离层SiO_2厚度对TSV通孔的电流密度、温度场及热应力分布的影响。结果表明:在TSV/微凸点界面的拐角处存在较大的电流密度和等效应力,容易引起TSV结构的失效;增大通孔直径、减小通孔长度可以提高TSV结构的电-热-机械可靠性;随着SiO_2层厚度的增加,通孔的最大电流密度增大而最大等效应力减小,需要综合考虑合理选择SiO_2层厚度。     

基于电热耦合效应下的TSV互连结构传输性能分析

根据电路和热路的基本原理结合硅通孔(TSV)的几何结构,建立TSV互连结构等效电路模型,对该模型进行电-热耦合条件下的互连传输性能分析,研究TSV的半径、高度和二氧化硅层厚度对TSV传输性能的影响。结果表明,TSV互连结构的传输性能随着半径和二氧化硅层厚度的增大而变得越好,随着其高度增大而变得越差。同时用COMSOL仿真软件分析出的S参数与等效电路模型的结果相对比,所得的结果几乎一样,进一步说明等效电路模型的正确性。     

柔性凸点热-结构耦合应力应变有限元分析

建立了芯片尺寸封装焊点的柔性凸点三维有限元分析(FEA)模型,对该模型进行了热-结构耦合有限元分析,研究了热-结构耦合条件下柔性凸点温度场和应力应变的分布规律,对比了有无柔性层结构的凸点内应力应变的大小,分析了柔性层厚度、上下焊盘直径对柔性凸点应力应变的影响。结果表明:柔性层结构有效降低了凸点内的应力应变;随着柔性层厚度的增加,凸点内最大应力应变减小;随上焊盘和下焊盘直径的增加,凸点内最大应力应变的变化无明显规律。     

基于正交设计的硅通孔信号完整性分析

针对硅通孔(Through Silicon Via;TSV)高度、直径和绝缘层厚度三个结构参数建立了25种不同水平组合的HFSS仿真模型,获取了这25种TSV的回波损耗和插入损耗并进行了方差分析。结果表明:随信号频率升高,TSV最大表面电场强度和插入损耗减小而回波损耗增大;在置信度为99%时,TSV高度是影响回波损耗和插入损耗的显著性因素;TSV直径和绝缘层厚度对回波损耗和插入损耗影响均不显著;TSV高度对回波损耗和插入损耗影响最大,其次是TSV直径,最后是绝缘层厚度。     

45 nm芯片铜互连结构低k介质层热应力分析

采用铜互连工艺的先进芯片在封装过程中,铜互连结构中比较脆弱的低介电常数(k)介质层,容易因受到较高的热机械应力而发生失效破坏,出现芯片封装交互作用(CPI)影响问题.采用有限元子模型的方法,整体模型中引入等效层简化微小结构,对45 nm工艺芯片进行三维热应力分析.用该方法研究了芯片在倒装回流焊过程中,聚酰亚胺(PI)开口、铜柱直径、焊料高度和Ni层厚度对芯片Cu/低κ互连结构低κ介质层应力的影响.分析结果显示,互连结构中间层中低κ介质受到的应力较大,易出现失效,与报道的实验结果一致;上述四个因素对芯片低κ介质中应力影响程度的排序为:焊料高度＞PI开口＞铜柱直径＞Ni层厚度.     

微小互连高度对倒装芯片组装焊点显微组织及力学性能的影响

研究了不同互连高度的Cu/SAC305/Cu焊点的显微组织变化及力学性能。结果表明,随互连高度降低,焊点两侧IMC层的厚度降低,而相应的IMC占焊点的比例却逐渐增高;此外,当互连高度降低,焊料层应变速率及焊点结构系数d/δ均增大,两者共同提高了微焊点的抗拉强度。当焊点互连高度为100,50,20μm时,焊点断口特征均为韧性断裂,而当焊点互连高度为10μm时,其断口特征为脆性断裂。     

TSV电迁移影响因素的有限元分析

本文建立了TSV互连结构三维有限元模型,并对该模型进行了电热耦合分析,分别对比了不同电流密度、环境温度、TSV填充材料等因素对TSV互连结构电迁移失效的影响。结果表明,在一定范围内,电流密度和环境温度是影响TSV互连结构电迁移寿命的主要因素;四种填充物相比,碳纳米管与硅的热膨胀系数更匹配,且产生的焦耳热最小。此外,仿真分析不同TSV长度和孔径对TSV互连结构的温度场分布和焦耳热分布情况的影响。随着TSV长度增大,TSV单位体积热生成率有减小的趋势。电流密度相同情况下,随着TSV孔径增大,产生的焦耳热增加,将加速电迁移现象。     

基于扭转载荷的微尺度CSP焊点应力应变分析与优化

建立了微尺度芯片尺寸封装焊点有限元分析模型并对其进行扭转应力应变仿真分析与实验验证.分析了焊点材料、焊点直径、焊盘直径和焊点高度对焊点扭转应力应变的影响;以焊点材料、焊点直径、焊盘直径和焊点高度为设计变量,采用响应面法设计了29组不同水平组合的焊点模型并获取了相应焊点扭转应力,建立了焊点扭转应力与焊点结构参数的回归方程,结合遗传算法对焊点结构参数进行了优化.结果表明：焊点材料为SAC305时扭转应力应变最大,焊点最大扭转应力应变随焊点直径和焊盘直径增加而减小、随焊点高度增大而增大;最优焊点结构参数水平组合为：焊点材料SAC305、焊点直径0.22mm、焊盘直径0.14mm和焊点高度0.14mm;仿真验证表明最优焊点最大扭转应力下降了3.7MPa.     

铜柱凸块生产关键工艺技术研究

讨论了铜柱凸块生产工艺中籽晶层厚度和电镀电流密度等关键制程因素对铜柱凸块共面性、晶圆应力、凸块剖面结构和电镀效率等方面的影响.研究结果表明增加电镀籽晶层厚度可以提高凸块共面性;在相同电镀电流密度下,籽晶层越厚,晶圆应力越大;相同的籽晶层厚度下,随着电镀电流密度增加,晶圆应力增加,但增加速率逐渐变慢;低电流密度下铜柱凸块顶部形成盘碟形状的剖面结构,而高电流密度容易使铜柱顶部形成圆拱剖面结构;采用阶梯电镀速率电镀方法与均一慢电镀速率电镀出的铜柱凸块共面性一致,而采用阶梯电镀法既能够提高电镀效率又可以得到较好的铜柱顶部盘碟形剖面结构.     

304不锈钢表面激光凹/凸微织构的形貌演变规律

激光微织构加工在当前微织构加工中有很大优势，然而大多数研究都是关于微凹坑的形成。采用纳秒光纤激光器在304不锈钢表面制备微凹/凸织构，研究激光加工参数对所制备的凹/凸织构表面形貌的影响。结果表明，随着功率的增大，微织构的中心凸起高度先增大后减小，最后转化为凹坑。在不同的功率下，高度随脉冲宽度变化的趋势不同。在功率为25 W时，随脉冲宽度增大先升高后降低；30 W、35 W时，总体呈下降趋势，先降低后升高再降低；20 W时，随脉冲宽度增大先降低后升高再降低，变化幅度较小；40 W时凸起消失。微织构的直径随功率和脉冲宽度的增大而增大。随着脉冲数量的增加，微凸织构中心凸起部位的下凹深度也增大，突起高度降低。在脉冲数量为1、激光功率为25 W、脉冲宽度为10 000 ns时，可以得到凸起高度为35.362μm、直径为174.057μm的微凸起织构。     

三维集成TSV垂直开关研究

针对三维集成中的TSV垂直开关,提出了其阈值电压和漏极电流的解析模型。采用基于有限元法（FEM）的Sentaurus软件进行解析模型验证。分析了三维集成TSV垂直开关的优点以及不同尺寸的TSV高度、半径及氧化层厚度对TSV垂直开关的阈值电压及漏极电流的影响。结果表明：TSV高度对阈值电压无影响,漏极电流增大;TSV的直径的增大会导致阈值电压减小,漏极电流增大;TSV氧化层厚度的增大会导致阈值电压增大,漏极电流减小。并且有限元法仿真与解析模型计算的误差均小于10%,验证了该模型的准确性,为TSV垂直开关的应用提供了重要的理论依据。     

半导体激光烧蚀柔性基底含能工质特性研究

为解决激光烧蚀推力器在微纳卫星推进中的应用问题,本文旨在研究半导体激光对柔性基底含能工质带的烧蚀特性。针对不同工质层厚度的工质带,通过调节优化半导体激光器电流和脉宽等参数开展了激光烧蚀实验,研究了柔性基底含能工质的单脉冲冲量、比冲、冲量耦合系数和烧蚀效率等烧蚀冲量耦合特性,分析了激光器参数和工质层厚度对烧蚀冲量耦合特性的影响,得到了实现更高比冲的烧蚀工作条件。实验结果表明,在相同的激光器电流条件下,冲量随激光器脉宽的增大而增大,比冲随脉宽的增大而减小。在相同的激光器工作条件下,随着工质层厚度增大,工质带烧蚀的比冲增大,340μm厚工质带获得最大比冲在350 s以上,冲量耦合系数达到220μN/W以上。     

用面对面叠加法实现芯片的3D集成

面对面芯片叠加使一颗芯片置于另一颗芯片的倒装凸块阵列中,从而极大减小了封装厚度。POSSUMTM封装是指两颗或多颗芯片用面对面的方式叠加,其中较小的芯片置于较大芯片上没有互联倒装凸块的区域。较小的芯片在薄化后通过铜柱微块组装到较大的芯片上。因此,薄化了的较小芯片和它的铜柱微块的总体高度就比其附着的较大芯片的倒装凸块经回流后的高度要低很多。一旦组装完毕,较小芯片就被有效地夹在上面的较大芯片和下面的基板中,同时被一环或多环倒装锡凸块包围。底部填充剂的使用同时保证了铜柱和无铅锡凸块在测试和使用中的可靠性要求。因为信号在两颗芯片的表面运行,所以互连线极短,可以实现近距离信号匹配,和小电感的信号传输。这种面对面芯片叠加方式保证了很好的芯片间信号传输的完整性,是穿硅孔(TSV)封装技术的低成本的有效替代。     

倒装焊器件尺寸参数对低k层及焊点的影响

当前。集成电路制造中低k介质与铜互连集成工艺的引入已经成为一种趋势,因此分析封装器件中低矗结构的可靠性是很有必要的。利用有限元软件分析了倒装焊器件的尺寸参数对低k层及焊点的影响。结果表明：减薄芯片,减小PI层厚度,增加焊点高度,增加焊盘高度,减小基板厚度能够缓解低k层上的最大等效应力;而减薄芯片,增加PI层厚度,增加焊点高度,减小焊盘高度,减小基板厚度能够降低焊点的等效塑性应变。     

铜互连应力模拟分析

建立了三维有限元模型,采用ABAQUS有限元分析软件,模拟计算了Cu互连系统中的热应力分布;通过改变通孔直径、铜线余量、层间介质等,对比分析了互连结构对热应力分布的影响。结果表明,互连应力在金属线中通孔正下方铜线顶端处存在极小值,应力和应力梯度在下层铜线互连顶端通孔两侧处存在极大值。应力和应力梯度随着通孔直径或层间介质材料介电常数的减小而下降,应力随铜线余量长度的减小而增大。双通孔结构相对于单通孔结构而言,靠近下层金属线末端的通孔附近应力较大,但应力梯度较小。     

多种结构硅通孔热应力仿真分析

硅通孔(TSV)技术是实现三维封装的一种关键技术。通过有限元分析方法,研究了三种结构硅通孔的热应力,提出聚对二甲苯填充结构在热应力方面的优越性。为了进一步研究聚对二甲苯填充结构的TSV热应力,选用不同聚对二甲苯直径、高度、硅通孔的尺寸和深宽比进行仿真,得出一系列优化结论:随着聚对二甲苯直径的增大,等效应力先增大后减小;增大聚对二甲苯的高度、减小硅通孔的直径和深宽比,有利于优化热应力;深宽比大于4时,三种结构的热应力均趋于平稳。     

基于多层抗蚀剂的GaAs基微纳光栅深刻蚀工艺

采用电子束光刻技术制备出了深刻蚀的GaAs基微纳光栅。针对电子束曝光过程中存在的由邻近效应引起的光栅结构图形失真和变形的问题,本课题组采用厚度较薄的PMMA A4抗蚀剂和SiO₂薄膜形成多层抗蚀剂来减小邻近效应,同时将SiO₂薄膜作为硬掩模,实现了高深宽比的光栅结构。此外,针对电感耦合等离子体刻蚀过程中光栅结构出现长草的现象,通过增强电感耦合等离子体的物理刻蚀机制,有效消除了结构底部的草状结构。扫描电镜测试结果显示：将100 nm厚SiO₂作为硬掩模,可以实现周期为1.00μm、占空比为0.45、刻蚀深度为1.02μm的光栅结构,该光栅结构具有陡直的侧壁形貌以及良好的周期性和均匀性。在该工艺条件下,电感耦合等离子体刻蚀工艺对SiO₂掩模的刻蚀选择比可达26.9∶1。最后,将该结构应用于分布式布拉格反射锥形半导体激光器中,获得了线宽为40 pm的激光输出。这表明,采用电子束光刻技术制备的光栅结构对半导体激光器具有很好的选模特性。     

Cu互连应力迁移失效有限元分析

为研究铜互连系统中各因素对残余应力及应力迁移失效的影响,建立了三维有限元模型,用ANSYs软件分析计算了Cu互连系统中的残余应力分布情况,并对比分析了不同结构、位置及层间介质材料的互连系统中的残余应力及应力梯度.残余应力在金属线中通孔正下方M2互连顶端最小,在通孔内部达到极大值,应力梯度在Cu M2互连顶端通孔拐角底部位置达到极大值.双通孔结构相对单通孔结构应力分布更为均匀,应力梯度更小.结果表明,空洞最易形成位置由应力和应力梯度的大小共同决定,应力极大值随通孔直径和层间介质介电常数的减小而下降,随线宽和重叠区面积的减小而上升.应力梯度随通孔直径、层间介质介电常数和重叠区面积的减小而下降,随线宽减小而上升.