基于0.5μm CMOS工艺的低压低功耗电流放大器

采用BSM30.5μm CMOS工艺,通过引入电流模式的缓冲级输入输出结构而设计了一种性能较高的CMOS电流反馈运算放大器.在1.5V的电源电压下,当偏置电流为1μA,负载电容为20pF时,对整个电路进行HSPICE仿真.结果表明,该电路结构达到了87dB的开环增益,23.8MHz的单位增益带宽,48°的相位裕度,139dB的共模抑制比,功耗仅为2.09mW.     

低压低功耗CMOS电流运算放大器的设计

设计了一种新型CMOS电流反馈运算放大器结构,通过在输出端采用电阻反馈,增强负载能力,利用MOS管实现串联电阻以消除补偿电容带来的低频零点.使用0.5 μm CMOS工艺参数,PSPICE模拟结果获得了与增益关系不大的带宽.电路参数为:80.7 dB的开环增益,266 MHz的单位增益带宽,62°的相位裕度,149 dB共模抑制比以及在1.2 V电源电压仅产生0.82 mW的功耗.     

一种新型CMOS电流反馈运算放大器的分析与设计

通过加入对电源电压不灵敏的基准源产生偏置电流,采用MOS管产生的电阻和MOS管电容串联的补偿结构,消除补偿电容带来的零点;并在输出端采用电阻反馈,降低了输出电阻,增强了带负载能力.在1.5 V电压下,偏置约为1 μA.基于BSM3 0.5 μm CMOS工艺,对电路进行了PSPICE仿真.负载为20 pF时,该电路获得了87 dB的开环增益,353 MHz的单位增益带宽,61°的相位裕度和132 dB的共模抑制比,功耗为1.24 mW.     

一种带有增益提高技术的高速CMOS运算放大器设计

设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。     

一种带增益提高技术的高增益CMOS运算放大器的设计

给出了一种用在高速高精度流水线型模数转换器中的具有高增益和高单位增益频率的全差动CMOS运算放大器的设计,电路结构主要采用折叠式共源共栅结构,并采用增益提高技术提高放大器的增益。共模反馈电路由开关电容共模反馈电路实现。模拟结果显示,其开环直流增益可达到106 dB,在负载电容为2 pF时单位增益频率达到了167 MHz,满足了对模数转换器的高速度和高精度的要求。     

恒定跨导Rail-to-Rail CMOS运放设计

设计了一种新型的低电压低功耗且跨导恒定的Rail-to-Rail CMOS运算放大器,输入级采用改进的最大电流选择电路结构,输出级采用推挽输出结构,其输入输出摆幅均为Rail-to-Rail,工作电压为±1.5V.整个电路采用BSM30.5μm CMOS工艺模型参数进行了HSPICE仿真,静态功耗仅为0.5mW,当电路驱动20pF的电容负载时,电路的直流增益达到78dB,单位增益带宽达到470MHz,相位裕度为59°.     

一种高性能共模反馈CMOS运算放大器

介绍了一种具有高增益,高电源抑制比(CMRR)和大带宽的两级共源共栅运算放大器。此电路在两级共源共栅运算放大器的基础上增加共模反馈电路,以提高共模抑制比和增加电路的稳定性。电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真。结果显示,该放大器增益可达到101 dB,负载电容为10 pF时,单位增益带宽大约为163 MHz,共模抑制比可达101dB,电路功耗仅为0.5 mW。     

适用于全差分运算放大器的两级共模反馈结构

针对两级全差分运算放大器对输入级和输出级不同的性能要求,设计了连续时间共模反馈电路和开关电容共模反馈电路,使运放在稳定电路直流工作点的同时提高输出摆幅.基于0.13μm CMOS混合信号工艺对电路进行仿真,结果表明,该运放两级共模反馈瞬态输出的波动范围分别为1.06 mV和2.21 mV,在2.5 V电源电压下具有91.6 dB直流开环增益,负载电容为1.5 pF 时单位增益带宽为1.163 GHz.     

一种用于开关电容电路的高性能运算放大器

设计了一种高性能BCMOS全差分运算放大器.该运放采用复用型折叠式共源共栅结构、开关电容共模反馈以及增益增强技术,在相同功耗和负载电容条件下,与传统CM0S增益增强型运算放大器相比,具有高单位增益带宽、高摆率及相位裕度改善的特点.在Cadence环境下,基于Jazz 0.35μm BiCMOS标准工艺模型,对电路进行Spectre仿真.在5 V电源电压下,驱动6pF 负载时,获得开环增益为115.3 dB、单位增益带宽为161.7 MHz、开环相位裕度为77.3°、摆率为327.0 V/μm、直流功耗(电流)为1.5 mA.     

1.5-V轨道-轨道CMOS运算放大器设计

本文介绍了一种1．5-V轨道-轨道CMOS运算放大器，该放大器采用了一种新颖的电流折叠共源共栅电路作增益级，使用一种电流跨导器作输入级，获得了低电源条件下的高电压增益和宽频带响应。在25-pF的负载电容下，它的静态功耗只有100μW，直流开环增益，单位增益带宽和相位裕度分别达到72dB，1．82-MHz和58度。