排序方式: 共有7条查询结果,搜索用时 15 毫秒
1
1.
2.
一、引言大米在煮饭、烧粥前必须先经淘洗,这已是几千年的传统习惯,不仅造成了大米中固形物和营养成分的大量流失,而且增加了做饭的工序和时间,同时还耗用大量淘米用水。目前世界上一些发达国家,多数生产和食用清洁米,并在此基础上进一步对大米进行氨基酸和维生素的营养强化,以提高大米的营养价值。而我国在这方面尚处于空白状态。本试验和研究主要根据我国的国情,对市销大米在淘冼中的损失及微生物的含量情况,进行测 相似文献
3.
4.
针对时域稀疏信号中的心电信号(ECG)、脑电信号(EEG)在大部分时间内幅度变化缓慢且周期性变化的特性,提出了一种带信号区间预测窗口的功耗调制型逐次逼近模数转换算法。采用该算法,可大幅减少SAR ADC中稀疏信号在低频部分的平均量化功耗,实现整体功耗的降低。在此理论基础上,设计了一种非二进制冗余校正、功耗调制型12位20 kS/s SAR ADC。该ADC采用55 nm CMOS工艺进行流片,在0.6 V电源电压下,功耗低至204 nW,功耗优值FoM最低为6.28 fJ/(conv·step)。 相似文献
5.
本文提出了一种应用于生物医学的超低功耗逐次逼近型模数转换器(SAR ADC).针对SAR ADC主要模块进行超低功耗设计.数模转换(DAC)电路采用vcm-based以及分段电容阵列结构来减小其总电容,从而降低了DAC功耗.同时提出了电压窗口的方法在不降低比较器精度的情况下减小其功耗.此外,采用堆栈以及多阈值晶体管结构来减小低频下的漏电流.在55nm工艺下进行设计和仿真,在0.6V电源电压以及l0kS/s的采样频率下,ADC的信噪失真比(SNDR)为73.3dB,总功耗为432nW,品质因数(FOM)为11.4fJ/Conv. 相似文献
6.
7.
针对带数字校准功能的逐次逼近模/数转换器(SAR ADC),提出将主DAC、校准DAC和基准电压产生电路的电阻串进行复用,从而显著减少了芯片面积,降低了功耗。相比6+6两段电容结构DAC,采用电阻电容混合结构的主DAC和校准DAC节约了37%的版图面积。在0.18μm CMOS工艺下,通过Hspice仿真,SAR ADC的DNL和INL均小于0.4LSB,SNR为75dB。系统正常工作时,总功耗为3.1mW,比不采用电阻串复用的结构减少0.9mW。 相似文献
1