共查询到10条相似文献,搜索用时 312 毫秒
1.
2.
3.
《电子元件与材料》2016,(2):73-78
集电极峰值电流(I_(CM))、集电极-发射极击穿电压(V_(CEO))、最大耗散功率(P_(CM))、直流二次击穿临界电压(V_(SB))是衡量大功率晶体管可靠性优劣的重要指标。依据实际电参数指标要求,首先利用TCAD半导体器件仿真软件完成了一款基于三重扩散工艺的双极型高反压大功率开关晶体管的结构设计,然后全面系统地分析了高阻单晶硅电阻率和器件集电区厚度对I_(CM)、V_(CEO)、P_(CM)及V_(SB)影响。仿真结果表明:由器件仿真得到的电学性能满足大功率晶体管电参数指标要求,器件结构参数的选择及工艺条件的设计较合理。增大单晶硅电阻率,虽然有利于提高集-射击穿电压和器件抗二次击穿能力,但不利于集电极峰值电流和最大耗散功率的提高。增大器件集电区厚度只对集-射击穿电压的提高有利,而对集电极峰值电流、最大耗散功率及抗二次击穿能力均产生不利的影响。 相似文献
4.
5.
6.
7.
试验研究了采用两步扩散发射区结构的功率晶体管,两步扩散发射区结构在提高芯片上温度分布均匀性和器件抗二次击穿能力方面具有较好的作用.两步扩散发射区器件管芯上的温度分布较一步扩散发射区更为均匀,二次击穿耐量可提高80%以上. 相似文献
8.
依据电参数指标要求,针对高压-高增益硅功率晶体管基区结构和终端结构进行优化研究。提出了一种可用于改善集电极-发射极击穿电压(V(BRCEO))和电流放大倍数(β)矛盾关系的带埋层的新型基区结构,并针对埋层基区结构对高压-高增益硅功率晶体管电性能及可靠性的影响进行了研究。仿真结果表明:新型基区结构不仅可以很好地折中晶体管β与V(BRCEO)之间的矛盾关系,而且还能在较大的埋层基区宽度、埋层基区掺杂峰值浓度范围内使晶体管获得较低且一致性较好的饱和压降;具有新型基区结构的晶体管在改善正偏的情况下抗二次击穿能力具有明显优势。由仿真得到的器件结构参数,研制出的样片的β,V(BRCEO)和集电极-基极击穿电压(V(BRCBO))均满足电参数指标要求。 相似文献
9.
为改善高压功率VDMOS击穿电压和导通电阻之间的平方率关系,采用超结理论及其分析方法,结合电荷平衡理论,计算了超结VDMOS的理想结构参数,并利用仿真软件SILVACO对超结VDMOS的各个工艺参数(外延厚度,P柱掺杂剂量,阈值电压)进行了优化设计,对器件的正向导通特性和反向击穿特性进行了仿真分析。最终设计了一个击穿电压为815V,比导通电阻为23mΩ.cm2的超结VDMOS。 相似文献