32位嵌入式CISC微处理器设计

LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel 486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W.在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力.在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应.为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%.最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度.     

基于DVS机制的低能耗微处理器系统设计方法研究

能耗已经成为微处理器设计的最大挑战之一。微处理器的能耗在便携设备中占有重要的比例。DVS（Dynamic Voltage Scaling）机制可以在设备运行过程中,通过降低处理器的工作电压来降低它的能耗。同时,还需降低处理器的速度。电压调度程序通过分析应用的约束和需求来给定适当的工作电压。文章论述了速度和输入电压可变的微处理器系统设计方法。在处理器低速工作时,降低工作电压可以大幅度降低它的能耗。这将使应用系统能快速地根据负荷的变化调节处理器的性能。     

基于SoC-FPGA的RISC-V处理器软硬件系统级平台

构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求，简化现有基于FPGA的处理器系统级原型平台构建方法，提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台，以实现目标软硬件设计的快速部署与系统级原型高效评测.针对上述目标，发掘紧耦合SoC-FPGA器件的潜力，构建了一套RISC-V软核与ARM硬核（SoC侧）之间的信息交互机制.通过共享内存和虚拟核间中断等方法，可使目标RISC-V处理器灵活使用平台丰富的I/O外设资源，并充分利用硬核ARM处理器算力协同运行复杂软件系统.此外，为提升软硬件系统级平台的敏捷性，构建了灵活可配置的云上自动化开发框架.通过对平台上目标RISC-V软核处理器各方面的分析评估，验证了该平台可有效缩短系统级测试的迭代周期，提升RISC-V处理器软硬件原型评测效率.     

微处理器仿真技术研究

仿真技术是微处理器设计的关键技术之一，通过集成电路仿真技术研究，提出了构建微处理器仿真平台的方法，在该平台上模拟了微处理的功能，实现了微处理器的设计验证。     

一种多核处理器直连接口QoS的设计与验证

多核处理器直接互连构建多路并行系统,一直是提高高性能计算机并行性的主要方式。主要研究多核处理器直连接口的QoS设计,通过直连接口完成跨芯片的Cache一致性报文有效、可靠传输,实现共享主存的SMP系统。详细阐述了直连接口各个协议层的QoS设计的关键技术,基于UVM方法学构建了可重用验证平台,模拟验证了QoS设计的正确性,移植到FPGA原型验证平台,顺利通过了测试。深入研究和实现处理器芯片直连技术,是提升高性能多路服务器的主流方向,具有良好的应用和研究前景。     

基于AHB总线的RISC-V微处理器设计与实现

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。     

Simics环境下故障注入的研究与实现

主要论述了在Simics全系统仿真环境下,对Vx Works嵌入式操作系统的串口故障注入以及网络故障注入的相关研究。Simics允许开发者根据需求自定义处理器、存储器、板级硬件和复杂网络系统等任意规模的硬件目标设备模型。运行在真实硬件目标设备上的底层软件、中间层软件和上层软件完全不用修改即可运行在自定义的Simics硬件目标设备模型上。因此,Simics不仅能够进行仿真硬件级的故障注入,同时还可以全面地检测软件的运行状态。     

基于SEP0718的SPI驱动程序的设计和实现

设备驱动程序的设计与实现在嵌入式系统的构建过程中是一个很重要的步骤。基于东南大学自主研发的嵌入式ARM11微处理器SEP0718,详细分析了SPI传输协议和芯片内模块功能,针对WinCE6.0嵌入式操作系统,设计和实现了一种通用SPI驱动程序用于微处理器和外设之间的数据同步串行传输,并编写了应用程序验证了驱动程序功能。验证结果表明该驱动程序达到了设计要求。     

基于PowerPC的SoC软硬件协同验证平台

构建了基于PowerPC405处理器的SoC软硬件协同验证平台.该平台使用层次化的设计方法,在统一平台架构下支持RTL和TLM两种不同抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求.平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率.     

基于FPGA的32位RISC微处理器设计

提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP_MIPS)的设计方法.在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案.此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频.最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证.在FPGA芯片上的运行时钟频率可迭146.628 MHz.     

嵌入式微处理器的软硬件协同验证

软硬件协同验证是解决系统芯片验证的关键技术：模型驱动的软硬件协同验证方法是一种新颖的嵌入式微处理器的验证方法，其主要部分包括基于真实的验证平台、验证向量的自动生成器、验证结果的分析和比较器。该验证方法可实现嵌入式微处理器的完备验证，且基于该方法实现的验证平台可很容易地转化为系统芯片的设计及验证平台。     

AEMB软核处理器的SoC系统验证平台

随着SoC（Systemon Chip,片上系统）技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。     

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。     

可信移动终端完整信任链模型的研究与设计

分析目前移动平台信任传递存在的诸多缺陷,针对移动终端的特点及安全需求,提出了一种完整信任链模型,不仅能确保系统启动时的静态可信性,而且也能保障应用程序运行中的动态可信性.通过Dempster-Shafer原理计算信任值的方法验证分析,该模型能够有效解决信任度降低的问题,能增强平台可靠性,并且采用ARM微处理器对方案进行了实验验证.     

微处理器硬件验证平台的设计与应用

提出了面向高性能微处理器功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器微处理器验证平台的实现。该验证平台提供了在线仿真和模拟加速两种验证模式,通用性好,已成功验证了自主设计的64位通用微处理器的正确性和兼容性。     

一种面向H．264视频编码器的SoC验证平台

构建了面向H．264视频编码器的SoC验证平台,采用FPGA原型系统完成H．264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H．264硬件编码模块;根据H．264编码器的数据流要求,设计了运行输入／宏块顺序输出的多端口SDRAM控制器;移植了μC／OS—Ⅱ实时操作系统和／μC／TCP—IP协议栈,用于输出编码后比特流。     

A ball and beam tracking and balance control using magnetic suspension actuators

A new ball and beam system is constructed using a pair of magnetic suspension actuators in this paper. The proposed system can be used not only as a control theory verification and practice platform, but also as an educational demonstration and training tool for system integration of electrics, mechanics and cybernetics. The proposed control system activates two magnetic suspension actuators on either side of the beam. The magnetic force, as a function of position and coil current, was measured and modelled by a quadratic function. The system mathematical model is derived by the Lagrangian function. For control performance, a single chip microprocessor as control kernel with basic electronic components is designed and implemented. The ball and beam system hardware as well as microprocessor-based control circuit is implemented and tested. The static and dynamic performance of the ball and beam system is tested with several different scenarios. The system operation on oscillatory stabilization and sinusoidal tracking is verified with excellent operational characteristics.     

基于龙芯2F处理器的硬件验证平台的设计与实现

针对高性能处理器龙芯2F的逻辑验证和性能测试,本文设计和实现了一套硬件验证平台环境,既能验证处理器流片前的逻辑功能,也能测试处理器流片后的性能指标。实验结果表明,本文设计的硬件验证平台能够有效验证龙芯2F处理器的各项功能和性能指标。