基于FPGA的Cameralink高通量数据交互研究北大核心CSCD

针对目前高速科研相机的常用Cameralink视频信号传输接口需专用数据采集卡连接到计算机导致系统灵活性不够的问题,提出一种基于FPGA的Cameralink接口Deca模式下高通量数据实时交互处理方案。硬件上利用编解码芯片完成Cameralink接口的数字图像采集和转换,输出LVDS信号。软件设计采用异步FIFO完成数据缓存及转换,解决跨时钟域的时序匹配疑难。FPGA设计结合Cameralink接口最大通量数据传输协议80 bits模式10 tap/8bit格式准确数据交互。通过Modelsim仿真验证及实物测试,结果表明在sCMOS相机满帧全速2048×2048@100 fps最大85 MHz下,FPGA与Cameralink接口的高通量数据准确控制,并向下兼容Base、Medium及Full模式。具备很高灵活性及应用价值。     

拼接型长线列红外双波段图像实时传输系统

探讨了一种多模块拼接型长线列红外双波段图像实时传输系统的原理、结构和特点。针对红外成像探测系统的要求,设计了一种基于FPGA的红外双波段图像实时传输方案,并采用Aurora8B/10B协议和PCI Express(PCI-E)协议实现。实验结果表明,该方案能很好地解决拼接型长线列红外双波段图像的实时传输问题,为下一步图像融合、目标探测提供前提保证。     

光电跟踪设备中光纤通信系统设计

为实现高数据传输率、强抗干扰性和超低误码率的目标,采用光纤通信技术传输高帧频、高分辨力的数字图像数据。本设计针对Cameralink接口红外图像数据源,设计了一种基于现场可编程门阵列(FPGA)控制的自适应分辨率和帧频的光纤收发系统,采用了低成本SPARTAN6器件XC6SLX45、串并转换芯片组DS90UB903/904、小型化单模小封装可插拔(SFP)单纤双向收发光模块,实现了双路图像光纤收发功能。其中FPGA接收Cameralink接口图像数据,进行图像转换处理,再通过内部集成电路(I²C)总线控制串并转芯片组实现自适应图像串行化和解串功能,并驱动光模块实现光电转换。本设计实现了分辨率640×512、帧频100 Hz红外图像数据的发送和接收功能,并通过了各项环境试验,已应用于实际型号项目中。     

Aurora协议的高速传输系统的研究与FPGA实现

随着5G技术的发展，对信号的带宽以及传输速率都有较高的要求，同时对高速率数据解析处理和传输使得对信号的测试难度变得越来越有挑战性，目前Aurora协议作为最常用的一种高速传输协议，被广泛应用。本研究主要基于Xilinx公司的ku060系列芯片，使用FPGA内部自带的Aurora协议的IP核进行设计实现，为了满足Aurora协议的数据传输，本设计使用了数据转换模块，对传输过来的数据进行处理，以达到Aurora协议数据传输的要求。     

基于RocketIO的多路相机数据传输系统的设计

数字/模拟图像数据传输一直是测控设备数据通讯中的重点和难点.针对Xilinx的Virtex-ⅡPRO系列FPGA内嵌的RocketIO收发器模块,设计了用于测控设备多路图形数据的高速传输系统.该系统充分利用了FPGA中集成的RocketlO收发器模块,采用BREFCLK差分输入参考时钟,8B/10B编码,预加重处理等技术.实现了多路图像高速、实时、远距离传输.单通道传输速率可以达到3.125Gb/s.     

高速Cameralink图像数据光纤传输系统设计

Cameralink接口是目前工业数字相机的主要图像输出接口。但受传输距离限制,在远程视频网络中,图像数据一般以光信号传输。针对Cameralink接口相机在光纤网络中应用的这一具体问题,对Cameralink接口光纤传输系统进行了研究。设计的传输系统可兼容多种像素时钟的相机,最高传输带宽达到1.92Gb/s,可满足1024×1024相机100帧/秒拍摄频率下的数据量要求。     

基于高速光纤和PCI-E实时红外图像采集传输研究

设计了一种基于FPGA的图像采集卡,集合了目前流行的高速光纤技术和PCI Express总线,并运用分层的Aurora协议和PCI Express协议实现光纤和PCI-E总线上数据的管理。在FPGA算法设计中,提出＂预转换＂策略和＂双阈值＂策略来管理和优化跨越高速光纤模块和PCI Express模块的高速数据传输过程。在实验中,数据传输达到了预期的高速实时传输的目标。     

基于Aurora及CameraLink的高速数字图像传输

以光纤为载体,采用Aurora协议,接收远端的高速红外视频图像数据,并对接收数据进行解码、转换为Camera Link接口规范的信号格式,实现高帧频、高分辨率的图像数据的接收、解码和重编码,完成视频图像的传输、采集与显示。并用IBERT对光纤通讯通道进行测试,误码率达到10-12以下,完全满足系统的需求。     

系统级芯片跨时钟域同步技术研究

随着芯片系统复杂性的提高,系统级芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下,这样芯片上的数据必然频繁地在不同区域之间进行传输。在时钟和数据信号从一个时钟域跨越到另一个时钟域时会发生许多类型的同步问题。采用握手信号进行异步时钟域之间的信号传输,和采用异步FIFO进行总线信号跨时钟域设计可以很好地应用在系统级芯片设计中,保证这些跨越了多个域的时钟和数据信号保持同步。     

基于随路时钟恢复的多源数据光纤传输系统

针对数据互联网络中多源高速并行数据实时传输的问题,提出了一种基于随路时钟恢复的多源数据光纤传输系统,详细介绍了其工作原理和设计思想.系统将现场可编程逻辑门阵列(FPGA)内部高速收发器与专用数字锁相环相结合,给出了随路时钟恢复与数据流量控制的具体实现过程.相比于现有的各类高速并行数据传输解决方案,该系统具备可软件定义的数据接入能力,也能支持更加灵活的随路时钟动态范围.同时,通过设计精简合理的帧结构,推导数据位宽与随路时钟之间的约束关系,有效提高了系统传输带宽.测试结果表明,该系统工作稳定可靠,实时传输效果好,时钟恢复精度可达100 fs,扩展了串并转换与并串转换技术的应用领域.     

多路基于TLK2711高速串行图像数据的传输系统

为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率,同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送,采用FPGA内部的数字时钟管理单元(DCM)对发送数据的相位进行调整,并采用TLK2711的内部环回功能进行发送数据和时钟相位的动态自适应调整。对于串行数据接收,采用高速异步数据缓存将多路相对相位不确定的数据调理为参考相同时钟,最终转换为满足Camera Link接口协议的图像数据。实验结果表明,采用时钟分路器可大大降低时钟抖动,该传输系统工作稳定可靠,最大传输速率可达6.8Gbit/s。此方法可大大提高FPGA内部的资源利用率,实现多路并行恢复数据的相对确定相位,满足多通道基于TLK2711的高速串行数据的高稳定传输要求。     

基于CPLD的视频、音频和数据综合传输系统

以CPLD为核心器件,根据当前实际需要,设计了4路视频、1路数据和1路音频的综合传输系统.给出了设计思想,对多个模块的设计进行了论证和阐述,完成了硬件设计和软件设计.通过制作样机,完成所有设计功能,经过实验测试,图像传输稳定,声音传输清晰,效果理想.     

数据采集卡光纤高速收发模块的设计

设计了一种基于光纤通道协议的数据持续传输方案.在光纤通道帧和信令协议的基础上,利用Stratix IV GX系列FPGA实现了成帧、8B/10B编码等功能,设计了光纤通道协议的FC-1和FC-2层.利用FPGA内部的高速收发器IP core完成了并行数据向高速串行数据的转换.最终实现了数据的高速持续传输,并对整个系统的...     

无线OLED微显示器系统的设计与实现

针对现有微显示器系统采用硅基液晶(LCOS)带来的功耗、用户体验不佳,以及图像发送端和微显示器之间一般通过物理电线连接,或者采用传输效率不高的无线图像传输协议等问题,采用OLED微显示器和基于非压缩数据的无线图像数据传输协议WHDI的无线传输模块,利用FPGA EP2C8Q208C8作为核心控制器件,设计了主控制器以及OLED微显示器的驱动与控制模块,从而完成了整个无线OLED微显示器系统的设计,实现了高清图像的无线实时传输和显示。     

多路高速光纤图像传输系统设计及实现

设计了基于内嵌高速收发器RocketIO的现场可编程门阵列(FPGA)的多路光纤图像传输系统,能够对Camera Link接口模式的高速大容量图像数据进行实时传输。详细给出了系统总体结构设计、硬件实现中需要注意的问题和若干关键的软件功能模块,包括并口转换模块、图像传输控制逻辑和RocketIO的设计和配置。实验显示传输系统的三通道有效数据传输速率达7.2Gb/s,传输线路稳定可靠,满足光电探测设备对传输带宽的需求。     

一种在线网络安全处理器SoC的IPSec加速器

对高速在线网络安全处理器中IPSec协议处理部分进行设计,完成了传输模式和隧道模式下网络数据包的认证头(AH)和安全封装载荷(ESP)处理。对IPSec加速器的可配置性和功能进行了 FPGA验证,并在一款单通道10 Gb/s在线网络安全处理器中实现了AH协议传输模式IPSec加速器的ASIC验证。测试结果表明,在200 MHz时钟频率下,单个AH协议模块在传输模式下的数据吞吐率达到1.5 Gb/s,通过并行的方式可以满足不同性能的网络安全需求。     

基于ARM7核微处理器的嵌入式USB数据采集模块设计

针对工业生产中使用的低成本数据采集装置同样需要高速、可靠传输所采集数据的要求,研究并设计了一种基于ARM7内核微处理器S3C44B0X的嵌入式USB数据采集模块。利用S3C44B0X内置8路10位模数转换器,通过对USB协议及硬件模块、嵌入式操作系统μC/OS-Ⅱ的深入研究,完成了S3C44B0X最小系统以及与USB硬件的接口电路等硬件设计,将μC/OS-Ⅱ成功移植到S3C44B0X微处理器,最终实现了该嵌入式数据采集模块的整体可靠运行。经实际检测、使用,该模块具有高性能、低功耗、低成本的优点,实用价值较高,可作为基本模块器件嵌入应用于多种数据采集传输场合。     

基于ARM7内核微处理器的嵌入式USB数据采集模块

针对工业生产中使用的低成本数据采集装置同样需要高速、可靠传输来采集数据的要求,研究并设计了一种基于ARM7内核微处理器S3C44B0X的嵌入式USB数据采集模块。利用S3C44B0X内置8路10位模数转换器,通过对USB协议及硬件模块、嵌入式操作系统μC/OS-Ⅱ的深入研究,完成了S3C44B0X最小系统以及与USB硬件的接口电路等硬件设计,将μC/OS-Ⅱ成功移植到S3C44B0X微处理器,最终实现了该嵌入式数据采集模块的整体可靠运行。经实际检测、使用,该模块具有高性能、低功耗、低成本的优点,实用价值较高,可作为基本模块器件嵌入应用于多种数据采集传输场合。     

基于SerialLite2协议数据传输方案验证

采用SerialLite2协议与光纤传输相结合的方法对高速数据传输方案进行验证。通过实验完成该协议对三种不同类型数据的传输验证,验证结果表明该方法在传输带宽、线路误码率以及通道传输时延等方面能够达到预先设计指标,最后与Aurora协议进行比较,为其在后续工程中的应用奠定基础。     

基于PCI总线多路图像采集卡的研究

本文在设计了一种基于PCI总线的多路同步图像采集卡．该视频采集卡以FPGA为逻辑控制中心．采用SAA7111将四路视频信号分别转换为数字图像数据．经FIFO缓存后．由PCI总线接口芯片PCI9052将数据送入计算机,最后通过应用程序将图像显示出来。