终极解码之外的选择——高清解码变得更简单

对于大多数高清玩家来说,终极解码是最常用的高清视频解码包软件。因为终极解码集成了丰富的视频分离器、解码器和播放器,所以几乎成为高清玩家必备的软件。然而,终极解码也有非常明显的缺点,就是没置太繁琐,只有少数人才能够玩转分离器和解码器的设置。在不同的操作系统下,使用不同的显卡播放不同编码格式的高清视频文件,要实现硬件解码应该如何设置你都能搞定吗？     

基于软硬件分区的AVS高清视频解码器结构

硬件的强大处理能力及软件的灵活性和可编程性,使得视频解码芯片的结构从硬件转向软硬件分区结构.作为新兴的标准,AVS视频标准对解码器的软硬件分区结构提出新的挑战.从AVS视频标准算法和实现复杂度入手,提出一种AVS高清视频解码器软硬件分区结构,实现满足基准档次6.0级别的AVS高清视频码流的实时解码,支持灵活的音视频同步、错误恢复、缓冲区管理和系统控制机制.已经在AVS101芯片上实现,硬件采用7阶宏块级同步流水,软件任务在RISC处理器上实现,可以在148.5MHz工作频率下对NTSC,PAL,720p(60f/s),直至1080i(60field/s)节目的实时解码显示.     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。     

基于PowerPC的嵌入式MPEG4视频解码器的设计与实现

阐述了XILINX公司Virtex Ⅱ Pro系列FPGA的硬件结构,介绍了MPEG4 SP及其解码过程.以ML310开发板为平台,利用Virtex Ⅱ Pro系列的XC2VP30芯片实现了基于PowerPC405的嵌入式MPEG4 SP视频解码器.通过对硬件的配置和软件的优化,使系统能够完成QCIF格式的视频序列实时解码.     

基于网络的分布式数字视频监控系统的设计与实现

阐述了一个基于网络的分布式数字远程视频监控系统的特点和关键技术；并详细论述了该系统的结构，视频矩阵切换器和解码器的实现；还有根据系统的功能和硬件结构软件采用C／S模式，在客户方采用多线程的形式。     

基于VFW和DirectShow的实时视频采集和压缩

实时视频采集和压缩是多媒体应用的核心。用软件实现实时视频采集和压缩避免了使用特定硬件的限制，易于修改，开发成本低。介绍了基于VFW和DirectShow开发实时视频采集的软件技术，并利用第三方提供的编、解码器进行实时压缩，并给出了相应的试验结果。     

高清晰度电视视频解码器的研制

介绍高清晰度电视视频解码器。本视频解码器可以对输入码率在６０Ｍｂ／ｓ以下的ＭＰＥＧ－２视频ＰＥＳ包进行实时解码。采用四片商用ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码芯片作为主芯片，并行处理，从而缩短了开发周期，降低了开发费用并且获得较好的性能。详细讨论了该高清晰度电视视频解码器的硬件结构和实现方法。     

一种数码相机成像和视频处理前端的设计

针对数码相机的成像和视频处理前端,给出一种基于TI DSP技术的设计方案。详细介绍单芯片数字视频解码器TVP5040和单芯片影像处理器TMS320DSC系列DSP的图像功能单元CCD控制器的功能和特点,并给出二者的硬件连接和软件实现方法。     

基于HEVC的CABAC硬件解码器设计

首先分析了高效视频编码(High Efficiency Video Coding,HEVC)编码标准,对HEVC的新特性进行总结,并给出HEVC解码器整体架构。其次提出基于熵解码部分优化的硬件解码器架构,并进行仿真验证。最终通过与HM12.0软件评测结果的对比,证明所设计的上下文自适应二进制算数编码(Context Adaptive Binary Arithmatic Coding,CABAC)硬件解码器性能能够满足解码要求。     

基于AVS的变字长解码器的设计及其FPGA验证

提出了一个完整的AVS变字长解码器的硬件架构,在设计中采用加入FIFO的方法构成流水结构,并尽量减少变字长解码器中各子模块的运行节拍,大大提高了系统的运行速度。本设计已经通了FPGA验证。该变字长解码器不仅可以成为其他AVS解码器的硬件加速器,同时由于视频编解码标准的相似性,稍加改动即可应用在其他的视频标准中。     

基于ST20TP4的HDTV信源解码器的软硬件实现

介绍了以ST20TP4为主控制芯片,控制Sti4600和Sti7000进行音、视频解码的HDTV信源解码器。ST20TP4同时还负责对前端或LVDS板输入的TS流进行解复用。重点阐明基于32bit微控制器的HDTV信源解码器的硬件设计和软件编程。     

基于Mplayer的嵌入式流媒体播放器的设计与实现

基于开源播放器Mplayer和嵌入式处理器S3C6410,通过移植开源流媒体协议库live555,并将S3C6410的硬件解码器MFC加入到Mplayer的解码库中,设计实现了一款硬件解码视频的嵌入式流媒体播放器。     

x264解码器的设计与实现

x264是基于H.264的免费开源的实用性视频编码参考软件,但其设计者没有给出相应的解码器,本文在软件平台上设计并实现了可以用于实时解码的x264解码器,经测试,解码速度可以达到H.264参考软件JM96解码器的6-10倍,满足了x264的实时解码需求.     

基于ARM9的H.264视频实时解码器研究与实现

通过分析JM H.264 Baseline Profile软件解码器的框架结构,根据影响解码速度的瓶颈,详细阐述了针对ARM9嵌入式平台上H.264视频实时解码算法的一整套优化方案;优化后,JM解码性能大大提高;最后结合ARM9的Friendly ARM mini2440开发平台,绐出了嵌入式H.264视频实时解码器的系统实现;实验结果表明,该解码器基本满足在嵌入式Linux平台下对qcif格式视频实时解码的需求.     

AVS解码器复杂度分析

为了满足视频解码器设计的需要,对AVS-P2视频解码器进行了复杂度分析[1]。首先根据AVS解码器的内存使用情况进行空间复杂度分析;其次通过计算解码器主要子功能模块的基本操作数从理论上估算解码器的时间复杂度;最后,对AVS解码器在一系列测试序列上的实际计算复杂度进行了统计分析。证明了AVS-P2视频解码器复杂度比H.264视频解码器复杂度更低,更适合于在各种软硬件平台上高效的实现。实验结果进一步验证了对AVS-P2解码器复杂度的分析。     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

VxWorks系统下MPEG4视频播放技术

为了解决VxWorks系统下的Mpeg4视频解码播放问题,提出了移植Xvid解码源代码到VxWorks下的方法,实现了Mpeg4视频在VxWorks系统下的解码。通过在VxWorks进行软件编程,实现了视频播放器的设计,使用互斥信号量实现了解码器和播放器的同步。设计了一个可在VxWorks系统下运行的Mpeg4视频播放器。     

菜鸟玩高清系列之入门篇

随着高清视频的逐渐流行,越来越多的用户在电脑或者电视上观看高清电影。对于一些用户而言,如何正确播放高清视频,还有面对众多高清音频、视频解码器,如何选择正确的配置和播放高清视频的软件,以及解码器如何设置,都是比较复杂的,因此,《电脑迷》杂志从本期开始,推出菜鸟玩高清系列,详细介绍高清视频的播放和设置等,以期对高清菜鸟有所帮助。随着高清视频的逐渐流行,越来越多的用户在电脑或者电视上观看高清电影。对于一些用户而言,如何正确播放高清视频,还有面对众多高清音频、视频解码器,如何选择正确的配置和播放高清视频的软件,以及解码器如何设置,都是比较复杂的,因此,《电脑迷》杂志从本期开始,推出     

AVS视频编解码标准中预测编解码技术的硬件设计与实现

AVS标准是由2002年6月成立的"数字音视频编解码技术标准工作组"联合国内从事数字音视频编解码技术研发的科研机构和企业制定完成的,一套适应面十分广阔的技术标准。目前,视频解码器的实现的主要方法有:1)基于PC的软件实现;2)基于DSP的嵌入式系统实现;3)基于可编程逻辑器件的专用芯片实现。通用PC机非专用于视频处理,所以实现效率不高,而DSP虽然灵活性强,但是在性能以及性价比上不及FPGA。因此,FPGA平台是目前实现视频应用系统的理想平台。介绍AVS视频压缩标准,帧内预测部分的算法,帧内预测器系统的硬件实现;给出系统仿真和综合情况。     

一种基于i.MX21的视频硬件编码方法的设计与实现

本文主要介绍基于i.MX21处理器的视频硬件编码的设计与实现.该方法借助于开源软件FFmpeg,并使用Hantro公司提供的硬件编码库来实现硬件对视频数据的MPEG-4编码.与软件编码不同的是这种硬件编码的方法可以有效地减轻微处理器的负荷.