共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
《信息技术》2015,(12):121-124
联合战术信息分发系统(JTIDS)采用跳频、直接序列扩频以及信道编码技术,具有很强的抗干扰能力。使用多音干扰时,需要考虑干扰频率与JTIDS载波频率的频率偏差问题,而使用多音扫频干扰时,只需要设定一个扫频带宽,在JTIDS载波频率附近反复扫描干扰此带宽即可。在JTIDS数据链路模型中加入了三种不同扫频方式的多音扫频干扰进行仿真,并与多音干扰进行对比。仿真结果表明,三种多音扫频干扰的误码率明显大于多音干扰。加入多音干扰时,干扰频率与JTIDS载波频率的频率偏差为1.2MHz时的误码率最大,加入多音扫频干扰时,扫频带宽为0.6MHz到0.8MHz时的误码率最大,而且干扰的效果还与扫频方式有关。 相似文献
4.
声表面波阅读器分为基于时域采样和频域采样两种类型.在频域采样的声表面波阅读器实现过程中,性能良好的扫频信号源不可或缺.基于直接数字频率合成技术和锁相环频率合成技术设计了一个中心频率,扫频范围和步进频率都可控制调节的信号源,并加入了功率放大电路对扫频信号进行放大.实际制作了信号源硬件电路,对单一频点、扫频信号和功率放大模块逐一进行了测试,并分析了频率点的锁定过程.测试结果表明,信号源实现了中心频率940 MHz,扫频范围为933.75~946.25 MHz步进频率为125 kHz,功率为15 dBm的设计目标. 相似文献
5.
本文研究了一种微波高线性扫频技术的实现方法.这种方法运用锁相环路和延迟线来提高扫频线性度.文中首先建立了锁相扫频环路(PLFSL)的相位模型,并应用FFT和数字滤波器的概念进行了系统分析.其次利用计算机模拟计算了PLFSL的稳态响应.最后对PLFSL的原理框图进行了实验验证.测试结果:中心频率1.5GHz、扫频带宽为500MHz的PLFSL的扫频线性度为0.008%.这一结果说明该方法是先进、可行的. 相似文献
6.
7.
8.
9.
本文通过理论分析揭示并探讨了滤波网络扫频测量时幅频特性的频率偏移和动态带宽现象的成因.并通过数字仿真对理论分析进行了验证,说明和探究了扫频速度与频率偏移和动态带宽展宽的程度之间的关系.该研究有助于扫频测量偏差的分析和特殊通信滤波器的设计. 相似文献
10.
11.
混响室校准与辐射抗扰度测试 总被引:1,自引:0,他引:1
在对混响室的基本原理进行简要介绍的基础上,依据标准IEC61000-4-21中的规定,对混响室的校准方法及操作过程进行了详细介绍和分析,并对在混响室内进行辐射抗扰度测试的方法及步骤进行了介绍。 相似文献
12.
13.
本文是3GHz微波频率综合器研制技术总结。着重叙述具有高稳定输出、频谱纯净、500MHz带宽、频率间隔为125KHz的频率综合器的实现方法,并从如何减小综合器的输出噪声出发,对锁相环进行了初步计算。最后给出主要技术指标测试结果。 相似文献
14.
15.
双模式复数滤波器电路设计 总被引:2,自引:2,他引:0
采用0.18μm CMOS工艺,实现了一款中心频率和带宽可调节的OTA-C复数滤波器.通过设置控制字,可以控制复数滤波器的带宽和中心频率,形成窄带和宽带两种模式.滤波器的带宽设计为5 MHz和25 MHz,中心频率分别为4 MHz和15.4 MHz.窄带滤波器镜像抑制大于30dB(测试),宽带滤波器镜像抑制大于40 dB(仿真).设计中,采用了基于VCO锁相环结构的片上频率修正电路.滤波器消耗的总电流分别为1.7 mA和2.5 mA.仿真结果与测试结果非常吻合. 相似文献
16.
设计并制作了一种DDS芯片AD9959配以STM32单片机控制的DDS扫频信号源,介绍了DDS基本原理,AD9959芯片主要功能以及系统软硬件实现。测试结果表明,扫频信号源可实现0.1M-68MHz范围正弦信号的点频输出与扫频输出,在频率范围内的各个频率点都能产生稳定、平滑的正弦波,输出电压峰峰值稳定在1Vpp左右,达到设计要求。 相似文献
17.
18.
19.
20.
基于DDS+PLL的宽带扫频源的设计与实现 总被引:2,自引:2,他引:0
介绍了DDS+PLL技术的宽带扫频信号源的设计与实现。采用ADI公司的DDS芯片AD9858和Hittite公司的HMC440,FPGA控制DDS产生中心频率200M,带宽0~75MHz可变的线性扫频信号,采用DDS激励锁相环的锁相倍频技术将200M信号倍频到1.6GHz。实验证明:该方案设计的扫频源具有较高的频率分辨率和频率精确度,同时具有较好的杂散抑制,满足雷达系统应用的要求。 相似文献