一种带新型直流失调补偿电路的模拟数字控制可配置的自动增益控制器

本文提出一种可用于零中频接收机的模拟/数字控制可配置的自动增益控制环路的设计,应用一种新型的直流失调消除电路。这种自动增益控制环路可配置于模拟或者数字控制,以便与不同的基带芯片兼容。本文更进一步提出了一种新型的直流失调消除电路,这种直流失调消除电路实现了低于10KHz的下限截止频率（HPCF,high pass cutoff frequency）。自动增益控制环路电路采用0.18um CMOS工艺。当配置于模拟控制模式下,这种自动增益控制环路的增益动态范围为70dB,3dB带宽大于60M。当配置于数字控制模式下,通过5比特的数字控制码控制,这种自动增益控制环路的增益动态范围为64dB,步进精度2dB,步进误差小于0.3dB。当输入引入40mV直流失调,电路输出直流失调电压小于1.5mV。电路整体功耗小于3.5mA,面积800um*300um。     

低成本MEMS陀螺实时滤波方法

为找到一种普遍适合低成本MEMS陀螺仪的随机误差实时处理方法,利用Allan方差分析法首先对MEMS陀螺仪进行分析,根据其误差特性进而设计了平均滤波算法以剔除粗大误差,然后使用最小二乘法,通过拟合前一段历史结果得到下一时刻输出的预测值,基于以上工作最终设计出Kalman滤波器对所输出进行滤波。由于将最小二乘法的推测作为预测过程,避免了系统状态模型难以准确建立的问题。该方法动态性能好,具有普适性。实验结果证明,该方法在静态和动态下均能有效工作,滤波后常值漂移被有效补偿,角度随机游走不再占误差的主要成分,均方差小于滤波前的十分之一。     

ESD保护低噪声放大器的分析与设计

针对封装和ESD寄生对源极电感反馈结构低噪声放大器的影响,进行了详细的理论分析。在已发表文献的基础上,加入对ESD寄生引起的输入匹配网络改变的考虑,给出了新的噪声系数公式。根据分析结果,提出设计时的考虑。采用0.18μm CMOS工艺,设计了一款GPS L1波段的单端低噪声放大器。测试结果显示,电路增益达到18dB,噪声系数为2.2dB;在1.8V电压下,电流消耗为4.5mA。     

带有低噪声单端转差分电路的射频增益可控放大器

为了改进传统电路中单端转差分电路的噪声性能,提高传统射频可变增益放大器的覆盖范围和步进精度,该文设计了一种带有低噪声单端转差分电路的射频增益可控放大器。该文利用噪声抵消技术降低了噪声系数,利用电容交叉耦合技术展宽电路带宽,利用输出源级跟随器的增益可调功能实现更高的步进精度。电路采用0.18 mm CMOS工艺,1.8 V供电电源,在170-870 MHz频率信号输入下,可以实现最低3.8 dB的噪声系数,55 dB的动态范围,步进精度0.8 dB,消耗14.76 mW的功耗,面积800 mm×600 mm。测试结果表明在覆盖更宽的频段范围下,该文设计的射频可变增益放大器在消耗相同功率条件下与传统的单端转差分电路相比可以达到更低的噪声系数,同时整个可变增益放大器可以提供更高的步进精度。     

一款应用于GPS的CMOS低功耗高增益LNA

针对当前应用于GPS射频前端的LNA存在的不足,设计了一种新型的LNA.从电路结构、噪声匹配、线性度、阻抗匹配、电压增益以及功耗等方面详细讨论了该低噪声放大器的设计.电路采用CMOS 0.18μm工艺实现,经过测试,低噪声放大器的增益为40.8dB,噪声系数为0.525dB,PldB为-29.5dBm,1.8V电压下的消耗电流仅为1.4mA.电路性能充分满足应用要求.     

H.264/AVC中并行通用变换结构设计

提出了一种用于H.264/AVC编解码器的通用并行变换结构,并利用Verilog语言进行了电路设计.该并行结构主要包含4个移位器和16个累加器,可以完成H.264/AVC中的全部4×4变换,包括4×4哈达马变换和4×4离散余弦变换和反变换,能够达到每个时钟周期处理一个像素点的速度.使用SMIC 0.18 μm工艺对该并行结构进行了综合,电路面积为3757门,工作在100 MHz时钟频率下的关键路径为10.3 ms.     

频率范围2.95-3.65GHz采用调谐曲线补偿的CMOS LC-VCO

本文提出了利用一种新型的谐振回路对调谐曲线进行补偿,频率范围为2.95~3.65GHz的CMOS LC-VCO. 该VCO采用AMOS可变电容,能实现其Q值和调谐范围的同时优化,通过线性化调谐曲线,减少了AM-PM噪声的转换。电路通过 0.18μm 1P6M CMOS工艺验证,面积仅为0.24mm2,整个VCO含输出缓冲在内的功耗为5.04mW,相位噪声在100KHz偏移处是-91dBc/Hz。     

低噪声和高增益CMOS下变频混频器设计

设计并实现了一个用于GPS接收机射频前端的CMOS下变频混频器.基于对有源混频器的噪声机制的物理理解,电路中采用了噪声消除技术,以减少Gilbert型混频器中开关管的闪烁噪声,并引入一个额外的电感与开关对共源节点的寄生电容谐振,改善整个电路的噪声系数和转换增益等关键性能指标.电路采用TSMC 0.25 μm RF CMOS工艺实现,SSB噪声系数为7 dB,电压转换增益为10.4 dB,输入1 dB压缩点为-22 dBm,且输入阻抗匹配良好,输入反射系数为-17.8 dB.全差分电路在2.5 V供电电压下的功耗为10 mW,可满足GPS接收机射频前端对低噪声、高增益的要求.     

低功耗电荷泵可编程增益放大器的设计与实现

提出了一种低功耗电荷泵可编程增益放大器(PGA)电路模型.通过简单数学建模和VerilogA仿真,得出了一般自动增益控制电路(AGC)优化稳定时间的条件和简化模型,通过ADC、电荷泵,进一步简化电路,降低功耗,并实现数字控制功能.根据这种设计,采用TSMC 0.18 μm CMOS 单层多晶硅6层金属工艺,实现了一个功耗电流为1 mA、线性增益范围为60 dB的电荷泵可编程增益放大器.     

增益提高型套筒式全差分跨导放大器的设计与分析

提出了一种应用于流水线型模数转换器(ADC)的增益提高型套筒式全差分跨导放大器(OTA)的设计与分析方法.通过ADC的性能要求推导出OTA的设计指标.该设计中OTA的架构由主运放、增益辅助运放及共模反馈电路3部分子电路组成.设计采用SMIC CMOS 0.18mm工艺平台.该设计方法的实验结果表明:1pF负载下,跨导放大器.的直流增益达到145dB,单位增益带宽超过750MHz,相位裕度达到58°.闭环增益为4时,放大器在20ns内稳定到0.05%的精度.