共查询到20条相似文献,搜索用时 328 毫秒
1.
提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法。通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速FIR滤波器,并且对所设计的FIR滤波器性能、资源占用进行了分析。 相似文献
2.
一种高速FIR滤波器的设计及实现 总被引:10,自引:5,他引:5
本文提出了在ASIC中实现高速滤波器的一种新型结构,这种结构是使用流水线技术,通过对高速乘法器的合理分割并组合Wallace加法树阵列构成,采用这种结构可以实现任何阶数的高速FIR滤波器。文章最后对所设计的滤波器的各个部分进行了时延分析,并与传统结构实现的滤波器进行了性能比较。 相似文献
3.
基于FPGA的高阶高速FIR滤波器设计与实现 总被引:1,自引:0,他引:1
提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法。通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速FIR滤波器,并且对所设计的FIR滤波器性能、资源占用进行了分析。 相似文献
4.
提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法.通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速FIR滤波器,并且对所设计的FIR滤波器性能、资源占用进行了分析. 相似文献
5.
6.
7.
8.
随着系统实时性要求的提高,对FIR滤波器要求也越来越高。因此,提出了一种基于FPGA的高速FIR滤波器实现方案,并借助QuartusII软件和MATLAB软件对该方案进行了仿真验证。仿真结果表明:该方案设计的FIR滤波器具有运算速度快、实时性好和节省硬件资源的特点,有一定的工程实用性。 相似文献
9.
基于FPGA的高速数字FIR滤波器设计 总被引:2,自引:0,他引:2
本文在分析传统FIR数字滤波器的基础上,设计了一种面向时序和面积优化的高速数字FIR滤波器结构。和传统的数字FIR滤波器比较,该结构具有速度快,面积小,易于扩展等特点。采用该结构,实现了一个基于FPGA的14阶的数字FIR滤波器。 相似文献
10.
11.
Hoon-Jae Ki Cheon-Su Lee Woo-Hyun Paik In-Chul Hwang Kwan-Yeob Chae Jang-Sik Yoo 《International Journal of Electronics》2013,100(4):445-455
This paper presents a low power 8-tap digital Fourier infrared (FIR) filter for partial response signalling with maximum likelihood (PRML) disk-drive read channels. Enhancements on power consumption and speed are achieved by adopting the row compression scheme with a proposed conditional carry selection method. The 8-tap digital FIR filter is fabricated by 0.8µm CMOS technology and occupies by 3.9mm × 1.5mm. The experimental results show that the FIR filter operates up to 180MHz and dissipates 1.4mW MHz?1 with 3.7V power supply. It is proved that 20% power reduction is readily attainable with the proposed scheme. 相似文献
12.
一种FIR滤波器的FPGA实现 总被引:4,自引:0,他引:4
数字滤波是语音与图像处理和模式识别等应用中的一种基本的数字信号处理部件。文中提出了一种采用FPGA器件并利用窗函数实现线性FIR数字滤波器的方案,使用Xilinx公司的XCS10FPGS器件设计了一个8阶8位FIR滤波器,阶数和位数以及滤波器特性均可方便地更改。 相似文献
13.
A new multiplication scheme is proposed, for application to single multiplier CMOS based DSP processors, for the implementation of low-power digital FIR filters through the reduction of switching activity within the multiplier section of the filter. The scheme operates in conjunction with a transpose direct form FIR filter structure and a modified DSP processor architecture, through a significant reduction in power can be obtained by using algorithms to order the filter coefficients. This reduction is demonstrated using two basic examples, with different wordlengths and filter orders, achieving up to 63% reduction in switching activity 相似文献
14.
15.
基于FPGA的直接型FIR滤波器实现 总被引:1,自引:0,他引:1
FIR滤波器在数字通信系统中被大量使用,对其进行研究具有重要的意义。先对3种基本结构的FIR滤波器进行研究,说明直接型FIR滤波器使用的存储单元最少。接着给出了直接型FIR滤波器的实现原理框图,并分别对ROM单元和MAC单元模块所采用的实现方法占用存储单元和时钟频率进行具体比较,得出较优的直接型FIR滤波器的FPGA实现方案和框图。最后通过仿真验证了各模块的功能。此实现方案具有比较高的设计效率和推广应用价值。 相似文献
16.
The authors aim to show that FIR digital filters can be described in the form of parallel connection of linear phase FIR digital filters. This representation method may be applicable to FIR digital filter design problems, reducing it to linear phase FIR digital filter design problems 相似文献
17.
18.
浅谈学习窗函数法设计FIR数字滤波器体会 总被引:2,自引:2,他引:0
钟国梁 《电气电子教学学报》2009,31(3):44-46
FIR数字滤波器在工程上运用广泛,窗函数法设计FIR数字滤波器是典型的设计方法.目前,相关课程的教科书对窗函数法设计FIR数字滤波器这部分内容讲解不够细致,学生掌握感到有难度.本文针对窗函数法设计FIR数字滤波器的相关问题,即数字滤波器与模拟样本滤波器的关系、截断点如何取值和数字滤波器的线性相移特性,结合实例进行分析,并借助Matlab仿真软件对设计进行了分析和验证. 相似文献
19.
伍尤富 《太赫兹科学与电子信息学报》2007,5(5):388-390
提出了一种基于现场可编程逻辑器件(FPGA)的有限冲击响应(Finite Impusle Response, FIB)滤波器的设计新方法,该方法利用分布式算法来并行实现FIR数字滤波器硬件电路,并用VHDL编程。仿真实验结果表明,该方法能使设计简单、灵活,同时利用加法器代替乘法器不仅节约了硬件资源,而且提高了数字信号处理的速度。 相似文献
20.
对于高阶FIR滤波器,由于运算量较大,采用软件等方式无法达到实时处理的要求。文中提出了采用FPGA实现快速卷积结构的高阶FIR滤波器,推导出将大点数FFT分解为二维FFT变换的公式。根据上述理论在采用Verilog HDL语言设计了基于一维转二维FFT的快速卷积结构高阶FIR滤波器。实验表明,该基于FPGA的高阶FIR滤波器具有精度高、速度快、资源消耗少、调试方便、易于集成等优点,并可达到工程实践的要求。 相似文献