文献与摘要（138）

传统三维堆叠和TSV三维堆叠之间的桥接技术 薄的笔记本电脑等新一代便携式电子产品，正在要求电子组件瘦身，其中有制造商直接把存储器焊接在电路板上。文章介绍芯片传统三维堆叠封装技术状况，为提高电路密度采用双面向下（DFD）堆叠封装技术和接合微孔阵列（BVG）堆叠封装技术等，     

堆叠封装的最新动态

文章介绍了堆叠封装的最新动态,包括芯片堆叠封装、封装堆叠封装、系统级封装、多芯片封装、堆叠芯片尺寸封装和三维封装等。文章归纳出当前堆叠封装的发展方向是:种类越来越多、市场越来越大、高度越来越薄、功能越来越多和应用越来越广等。     

3D封装的发展动态与前景

3D封装是手机等便携式电子产品小型化和多功能化的必然产物。3D封装有两种形式,芯片堆叠和封装堆叠。文章介绍了芯片堆叠和封装堆叠的优缺点、关键技术、最新动态和发展前景。     

堆叠封装技术向前发展

堆叠封装技术(package-on-package,POP)的出现只有几年的时间,但它已是手持设备市场中不可或缺的部分,并处于快速发展中,以适应更小和更薄的封装要求。就像Amkor公司的首席运营官Oleg Khaykin所强调的那样,“看来产业     

三星电子推出超薄16芯片堆叠封装

三星电子正在宣扬一种先进的封装技术，该技术能把16块芯片彼此堆叠在一起，而高度只有1．4毫米（如果可以称其为高度的话）。目前还没有把这么多的芯片堆叠在一起封装的任何直接需求，但三星电子的研究人员相信这个方法可以用来把现在常规的多芯片封装（MCP）变得更薄一点。     

新型堆叠封装技术的发展：层叠封装

堆叠芯片尺寸封装（CSPs）以及极小间距焊球阵列封装（vFBGAs）已经在许多手持产品中被采用和集成。特别在移动电话方面，堆叠芯片尺寸封装（CSPs）的应用尤其在当前移动电话因新增的诸多功能对存储设备的需求中起到了降低成本，重量及尺寸的作用。另外堆叠封装芯片同样被广泛的使用在一些逻辑功能模块中。在此情形下，CSP封装内的裸芯片堆叠并且进行了晶圆级测试。最终产品的良率都在95％以上。如此高的良率及较低的失效报废成本展示了堆叠封装具有良好的经济性。[第一段]     

3G推动元件堆叠装配技术应用

随着移动消费型电子产品对于小型化、功能集成以及大存储空间的要求的进一步提升，元器件的小型化高密度封装形式也越来越多，如多模块封装（MCM）、系统封装（SiP）、倒装芯片等应用得越来越多。而元件堆叠装配（PoP，PackageonPackage）技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。     

一种新型柱形POP堆叠封装的信号完整性研究

多层Package-on-Package(POP)堆叠封装技术因具有良好的灵活性与扩展性,广泛应用于数字电子产品的制造中.同时,信号在3D集成封装中的速度不断提高,要求封装互连结构具有良好的信号完整性.本文基于一种新型柱形POP封装结构,通过仿真分析工具建立等效模型,分析相邻两层芯片间信号传输过程中噪声干扰对信号的影响以及提高信号质量的方法.对比在不同高度和半径情况下,柱形POP堆叠结构与传统POP堆叠结构上的信号传输质量,证明前者在信号完整性方面的优越性.     

堆叠封装技术进展

目前电子产品正朝着高集成化、多功能及微型化方向不断发展。堆叠封装(PoP)作为一种新型3D封装技术,在兼容现有的标准表面贴装技术(SMT)的基础上能够实现不同集成电路在垂直方向上堆叠,从而能够提升封装密度,节省PCB板组装空间,缩短互连线路长度。该技术已从初期的低密度双层堆叠发展至当前的高密度多层堆叠,并在互连方式与塑封形式等封装结构及工艺上不断改进,以适应高性能电子产品的发展需求。通过对PoP上层与下层封装体结构及其封装工艺的近期研究成果进行综述,对比分析它们的各自特点与优势,并展望PoP未来发展趋势。     

元件堆叠装配（PoP）技术

随着移动消费型电子产品对于小型化，功能集成以及大存储空间的要求的进一步提升，元器件的小型化高密度封装形式也越来越多，如多模块封装（MCM），系统封装（SiP），倒装晶片等应用得越来越多。而元件堆叠装配（PoP，Packaqe on Packaqe）技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于3G手机PoP无疑是一个值得考虑的优选方案。勿庸置否，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键。相关的组装设备和工艺也更具先进性与高灵活性。元器件堆叠装配（Packaqe on Packaqe）技术必须经受这一新的挑战。     

多层芯片堆叠封装方案的优化方法

芯片堆叠封装是提高存储卡类产品存储容量的主流技术之一,采用不同的芯片堆叠方案,可能会产生不同的堆叠效果.针对三种芯片堆叠的初始设计方案进行了分析,指出了堆叠方案失败的原因和不足.结合两种典型芯片堆叠封装结构(金字塔型和悬梁式)的特点,提出了一种采用转接芯片完成焊盘转移的优化方法,并举例进行了芯片堆叠封装方案的说明.最后,对转接芯片的制作及尺寸设计原则进行了研究.     

芯片叠层封装工艺技术研究

随着大量电子产品朝着小型化、高密度化、高可靠性、低功耗方向发展,将多种芯片封装于同一腔体内的芯片叠层封装工艺技术将得到更为广泛的应用,其封装产品的特点就是更小、更轻盈、更可靠、低功耗。芯片叠层封装是把多个芯片在垂直方向上堆叠起来,利用传统的引线封装结构,然后再进行封装。芯片叠层封装是一种三维封装技术,叠层封装不但提高了封装密度,降低了封装成本,同时也提高了器件的运行速度,且可以实现器件的多功能化。随着叠层封装工艺技术的进步及成本的降低,多芯片封装的产品将更为广泛地应用于各个领域,覆盖尖端科技产品和应用广大的消费类产品。     

满足高密度组装的SMT三维封装堆叠技术

随着人们对手持式电子设备不断提出的微型化、多功能化和集成化的需求,转化为采用三维(3D)方式装配印制电路板(PCB)强大推动力。实现三维装配的成功道路之一是通过在芯片规模封装(CSP)采用晶芯堆叠的方法,实现三维装配的另外一条成功之路是通过封装器件的堆叠来实现。文章中将封装堆叠作为SMT工艺流程中的一个组成部分进行了介绍。     

后摩尔时代的封装技术

介绍了在高性能的互连和高速互连芯片(如微处理器)封装方面发挥其巨大优势的TSV互连和3D堆叠的三维封装技术。采用系统级封装(SiP)嵌入无源和有源元件的技术,有助于动态实现高度的3D-SiP尺寸缩减。将多层芯片嵌入在内核基板的腔体中;采用硅的后端工艺将无源元件集成到硅衬底上,与有源元件芯片、MEMS芯片一起形成一个混合集成的器件平台。在追求具有更高性能的未来器件的过程中,业界最为关注的是采用硅通孔(TSV)技术的3D封装、堆叠式封装以及类似在3D上具有优势的技术,并且正悄悄在技术和市场上取得实实在在的进步。随着这些创新技术在更高系统集成中的应用,为系统提供更多的附加功能和特性,推动封装技术进入后摩尔时代。     

SABRE~ 3D:技术和生产力领先者:WLP Electrodeposition

随着消费者对移动电子设备不断提出"更小,更快,更强大"的需求,先进封装技术变得越来越重要。外形尺寸的减少,功耗的降低,系统级封装等正是得益于该技术的广泛推广。相对于传统的封装,以硅通孔(TSV)和晶片级封装(WLP)为代表的2.5D和3D堆叠集成技术在减少线宽,增大I/O密度的同时,能够实现更直接的芯片到芯片互连,从而获得"摩尔定律"之外的性能提高。所以,以WLP为代表的先进封装已成为半导     

层叠封装(PoP)组装的挑战

本文提出了一种大批量层叠封装(PoP)组装方法,这种方法利用了倒装芯片组装中已有的电子封装技术。本文讨论了多个挑战和考虑因素。许多文章[1、2、3]详细介绍了这一新型封装的要求和实例。本文将演示怎样使用自动贴装机和倒装芯片组装使用的选项,堆叠和组装这些模块。为适应底部CSP较大的球体尺寸及使用焊膏和助焊剂,对上述技术必须进行某些改动。堆叠要求的精度要高于标准SMT贴装。某些现有的SMT贴装机可以进行改进,采用相应的改动精确地高速贴装堆叠的CSP。这种方法在成本上非常有竞争力。我们还将他细分析部分测试工具的设计问题。这些测试工具是为了深入考察工艺和组装问题而研制的。     

堆叠（PoP）组装的挑战

本文提出了一种大批量堆叠（PoP）组装方法，这种方法利用了倒装芯片组装中已有的电子封装技术。本文讨论了多个挑战和考虑因素。许多文章详细介绍了这一新型封装的要求和实例。本文将演示怎样使用自动贴装机和倒装芯片组装使用的选项，堆叠和组装这些模块。为适应底部CSP较大的球体尺寸及使用焊膏和助焊剂，必须进行某些改动。堆叠要求的精度要高于标准SMT贴装。某些现有的SMT贴装机可以进行改进，采用相应的改动精确地高速贴装堆叠的CSP。这种方法在成本上非常有竞争力。我们还将回顾为进一步考察工艺和组装问题而研制的部分测试工具的设计。     

堆叠（POP）组装的挑战

本文提出了一种大批量堆叠（PoP）组装方法，这种方法利用了倒装芯片组装中已有的电子封装技术。本文讨论了多个挑战和考虑因素。 许多文章详细介绍了这一新型封装的要求和实例。本文将演示怎样使用自动贴装机和倒装芯片组装使用的选项，堆叠和组装这些模块。为适应底部BCSP较大的球体尺寸及使用焊膏和助焊剂，必须进行某些改动。堆叠要求的精度要高于标准SMT贴装。某些现有的SMT贴装机可以进行改进，采用相应的改动精确地高速贴装堆叠的CSP。这种方法在成本上非常有竞争力。 我们还将回顾为进一步考察工艺和组装问题而研制的部分测试工具的设计。     

全球最小尺寸FFCSP封装技术

日商NEC日前公布其自行研发的几乎与裸芯片相同尺寸的堆叠型系统封装(FFCSP)技术,较之传统多芯片封装技术,FFCSP三维堆叠技术可节省约30％～40％的电路板占用面积,并可将单个芯片高度压低到0.2 mm左右,重量仅为0.1％. FFCSP封装技术属于堆叠型系统封装技术的一种,它采用粘性热塑胶绝缘层柔性底板为中间层,粘性热塑胶     

文献与摘要（110）

3D構裝技術3D packaging technologies 3D（三维）封装是为提高元器件密度和功能,主要有SiP或PoP的堆叠式和嵌入基板的埋置式。文章叙述了3D封装的形式,3D封装的优势,3D封装整合的范例,以及3D封装对电路板产业的影响,会对电路板提出更高性能要求。