基于数据流的视频解码微控制器设计

针对数字视频解码芯片设计中多种视频协议的解析问题,提出一种专用微控制器设计方法。该方法采用面向视频解析的指令集,针对视频解析过程的特点对指令进行特别优化,采用配合该专用微控制器的视频解析模型,较好实现了MPEG1/2、AVS、H.264等视频协议的兼容,保证了解码效率且不会增加芯片面积和功耗。     

H.264及AVS双模视频解码器中帧内预测的硬件设计与实现

根据H.264/AVC及AVS的特点,设计出一种适合于帧内预测解码的硬件实现方式,并根据H.264和AVS帧内预测运算上的相似性提出了基于可重构的并行结构,有利于提高解码速度,并将该结构配合其他设计好的解码器模块,在FPGA上实现了高准清晰度的H.264及AVS视频的实时解码。     

AVS帧内预测算法及其解码器的硬件实现

文章介绍了AVS帧内预测解码模块的硬件实现,概述了AVS视频编解码标准的帧内预测技术,重点讨论了AVS帧内预测各模式的算法,并将AVS的帧内预测技术与H.264的帧内预测技术进行了性能比较,分析了AVS帧内预测的算法复杂度,在此基础上设计了AVS帧内预测解码模块的硬件实现,并提出了一种可重构的帧内预测计算单元的实现方法。     

基于SoC平台的AVS可变长解码器设计

AVS是我国自主制定的音视频编码技术标准。可变字长编解码是AVS标准中的一项重要技术,该文提出了一种基于SoC平台的AVS可变字长解码(VLD)设计。根据AVS变长码表的特点,重新设计合理的变长码表减少时钟消耗,采用C语言和汇编语言进行设计、模拟,并通过了SoC仿真平台验证。在164MHz工作频率下实现满足基准档次6.0级别的AVS高清视频码流的实时解码要求。     

基于SoC平台的AVS可变长解码器设计

AVS是我国自主制定的音视频编码技术标准。可变字长编解码是AVS标准中的一项重要技术,该文提出了一种基于SoC平台的AVS可变字长解码（VLD）设计。根据AVS变长码表的特点,重新设计合理的变长码表减少时钟消耗,采用c语言和汇编语言进行设计、模拟,并通过了SoC仿真平台验证。在164MHz工作频率下实现满足基准档次6．0级别的AVS高清视频码流的实时解码要求。     

一种支持H．264和AVS的帧内预测器设计

为了使多标准视频解码器中的帧内预测器能够支持H.264和AVS两种视频标准,在对H.264和AVS两标准中的帧内预测计算模式进行分析,并对各模式计算公式之间相似性进行分析的基础之上,提出了一种支持H.264和AVS两种标准的,可配置的帧内预测值计算硬件架构。该架构由于将大部分预测模式的计算放到一个可配置的计算单元中进行,从而大大减少了芯片资源的浪费。为了提高处理速度,可采用4个相同的可配置的计算单元并行计算,一次计算出4个像素点的预测值。实验结果表明,该硬件架构在FPGA上占用10371个LUTs,频率可以达到150MHz。     

多标准视频解码可重构分像素插值结构设计

在各类高清视频解码过程中,分像素插值是计算最为密集的处理环节之一.针对已有分像素插值结构在兼顾性能与灵活性方面所存在的不足,提出一种适用于多标准视频解码处理的可重构分像素插值结构设计.通过分析不同标准的插值计算模式之间的共性与差异,提出一种新型可重构并串混合滤波结构,其中的数据传输通路、输入/输出数据模式以及滤波计算单元均可进行动态配置,能够支持包括VC-1,H.264/263,AVS和MPEG-1/2/4在内的多种视频标准.实验结果表明,该设计能够完成多标准实时HDTV 1080 p(1920x1088@30 fps)视频解码;同已有工作相比,该设计在同等硅片资源下能够支持更多高清视频编解码标准.该设计目前已实际应用在一款多媒体SoC芯片中.     

OMAP3平台移动多媒体的视频解码方案

对标准的视频编解码标准（如H.264和AVS标准）的核心技术进行了分析,提出一种基于TI公司的OMAP3530处理器平台的通用视频解码方案。该方案充分利用了OMAP3530的硬件结构特点,特别是2D/3D图形图像加速器的特点,以提高解码速度。实验结果表明,AVS格式的QCIF码流解码速率可以达到25fps,适合于便携式多媒体终端视频解码应用。     

基于AVS的软硬件协同可变长码解码器设计

提出一种基于软硬件协同方法的AVS可变长码解码器结构设计.定长码、指数哥伦布码及AVS视频标准特有的基于内容自适应二维可变长码(CA-2D-VLC)均可在该解码器上实现正确解析.通过对19张可变长码表的优化整合,提出一种新的码表设计方法.经验证,新码表相较使用原始码表可将硬件消耗降低30%以上.为确保整个系统设计的合理性和正确性,以RM52J为蓝本编写针对本解码器的验证器,通过对92个一致性测试码流序列解析对比,表明本设计满足AVS视频解码要求.     

AVS标准综述

介绍AVS标准,包括针对高分辨率和高码率应用的AVS1-P2、针对低分辨率和低码率应用的AVS1-P7。描述该标准采用的视频编码工具集,将其与同时期的国际标准H.264/AVC进行比较。实验结果表明,AVS标准可以获得与H.264/AVC标准相当的编码性能,且实现复杂度更低。     

A novel hardware/software partitioning for SIMD-based real-time AVS video decoder

Decoding high-quality videos in real-time is becoming more and more difficult with the increasing resolution. In this paper, a novel hardware/software (HW/SW) partitioning is proposed with powerful SIMD (single instruction multiple data) instructions for the real-time AVS video decoder. Since most key functions that need large amounts of computations are optimized by SIMD instead of hardware, the distribution of workload between hardware and software is balanceable, and the performance of the video decoder is improved. Besides, the generality and programmability are also maintained. The proposed method is implemented on a 32-bit dual-issue RISC processor with 256-bit vector extension. The experimental results of conformation AVS test sequences show that the video decoder system can support the real-time decoding of AVS 1080p videos at 30 fps, and improve performance over 100 times compared to the original processor without the proposed method. Moreover, this approach could be easily applied to other video decoders, such as H.264 and VC-1.     

用于H.264的Turbo码非均等译码保护策略

从最新的H．264视频压缩标准出发，提出一种基于H．264的数据分类和Turbo码的非均等译码保护的策略。针对Turbo码译码的特点译码迭代次数越多，纠错能力越强，但带来更多的译码复杂度和时延即消耗较多的功率。对于H．264三种数据分类，按照信息比特重要性的不同进行非均等译码保护，重要的数据给予更多的迭代次数的译码，次重要的数据给予较少的迭代次数的译码，以实现性能和功耗的折衷。仿真结果表明，本文算法不仅能提高解码质量，而且在实时中能减少时延和复杂度及功耗，特别适用于视频手机和手持设备业务。     

一种基于AVS卫星数字视频系统的实现

2002年中国开始制定了新一代数字音视频编解码标准———AVS。由于它采纳了近几年来国内研究的先进音视频编码技术,其不仅与H.264/AVS相比,具有较低的复杂度,并可通过一站式授权方式支付少量费用来获得AVS使用权,因此可作为中国卫星电视直接入户方案的一种较好,且具有竞争力的候选标准。在对AVS和MPEG-2的差异进行比较的基础上,分析了两种在传输系统中替代MPEG-2的方法:直接AVS编码和AVS转码,并给出了一种转码方案,最终实现了新一代基于AVS卫星视频广播系统。     

视频解码芯片中去块效应环路滤波的硬件实现

提出了一种支持H.264/AVC和AVS两款视频编解码标准的解码芯片中去块效应环路滤波(Deblocking Loop Filter)的硬件实现结构。这种结构通过采用恰当的片内Buffer管理方式和流水线设计，解决了环路滤波的硬件实现时速度慢的问题，使得效率提高。通过标准的复用，能有效地节省面积。     

H.264/AVC解码芯片验证系统及验证策略

H.264/AVC视频编码标准是目前应用广泛的视频压缩标准,具有压缩比高、算法复杂等特点,给视频解码系统的设计和验证带来了挑战。文中基于一款H.264/AVC解码芯片架构,针对H.264/AVC视频解码系统的复杂性,构建了验证系统,提出多形式、分层次的验证策略,在解码芯片设计实现的各个阶段实施验证。根据RTL虚拟仿真、FPGA原型和后仿真等验证手段的特点,分别规划不同阶段的测试激励,形成基于H.264/AVC解码芯片的验证项策划,对类似H.264/AVC解码器的验证工作具有一定的帮助。     

AVS-H.264视频转码快速算法

根据AVS标准和H.264标准的特点,提出一种适用于AVS向H.264转码的快速算法。该算法利用AVS标准中帧间编码宏块的分割模式信息,采用模式映射方法避免H.264编码过程中重新确定每个宏块分割模式,加快了转码速度。仿真实验结果表明,该算法在不影响视频质量的前提下,极大降低了转码的计算复杂度,提高了转码效率。