基于AS5643协议的接口模块设计与实现

随着IEEE-1394总线成功应用于航空领域,IEEE-1394总线已成为新一代机载总线中的一员。为解决IEEE-1394总线在航空电子系统中的应用,满足机载环境的使用要求,符合AS5643协议对1394总线的确定性和可靠性要求。本文从硬件架构、FPGA逻辑架构和软件架构三个方面详细阐述了一种基于AS5643协议的接口模块的设计与实现,提出了一种基于FPGA逻辑实现AS5643协议的解决方案。最后通过实验验证,结果表明该模块满足设计指标,性能良好,实现了较高的传输速率,满足机载环境的应用需求。     

基于AS5643协议的接口模块设计与实现

随着IEEE-1394总线成功应用于航空领域,IEEE-1394总线已成为新一代机载总线中的一员。为解决IEEE-1394总线在航空电子系统中的应用,满足机载环境的使用要求,符合AS5643协议对1394总线的确定性和可靠性要求。文中从硬件架构、FPGA逻辑架构和软件架构三个方面详细阐述了一种基于AS5643协议的接口模块的设计与实现,提出了一种基于FPGA逻辑实现AS5643协议的解决方案。最后通过实验验证,结果表明该模块满足设计指标,性能良好,实现了较高的传输速率,满足机载环境的应用需求。     

一种基于SAE AS5643总线协议的驱动程序设计

结合SAE AS5643协议及其数据传输模型,设计出一种新的基于SAE AS5643总线协议的驱动程序及其架构图,并且开发了基于SAE AS5643系统的计算机客户端应用程序.该驱动程序使用异步流传输机制,用以保证传输的高可靠性.最后使用FireSpy通过工程实验证明了该驱动程序的可执行性.     

一种改进AS5643节点传输效率和容错性的方法研究

1394B作为成熟的商用总线,具有传输速率高、传输距离远、传输介质丰富等特点,并支持物理闭合环拓扑,具有一定的冗余可靠性。SAE AS5643在1394B总线的基础上,从实时性和确定性的角度出发,对1394B总线应用进行了一系列的扩展和约束,使1394B总线能够满足航空等领域的应用要求,但AS5643未能对传输效率和容错性进行详细的规定。文中研究和分析了AS5643标准定义的数据结构和传输特性,结合1394B总线协议的相关规定,提出了改进总线传输效率和容错性的措施。最后,利用FPGA逻辑和Link/PHY芯片实现了AS5643定义的CC/RN功能节点。经测试表明,文中提出的改进措施能够有效提高CC/RN功能节点的传输效率和容错性。     

RapidIO IP核的验证方法研究

串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的,是未来十几年中嵌入式系统互连的最佳选择之一.在以RapidIO为接口的SOC设计中,对RapidlO IP核的验证是其基础.基于对RapidIO协议的理解,研究了RapidlOIP核功能验证的方法、验证平台的搭建以及验证侧试过程的实施,提出了虚拟平台验证与FPGA原型验证相结合的验证方法.该验证过程搭建了可靠的验证平台,为RapidlO IP核的可靠工作提供了保证.文中的研究工作,从验证思路和方法上对于类似设计的验证具有一定的参考价值.     

飞行控制系统中Mil-1394b仿真节点实现

针对高带宽、低延迟、高可靠的军用需求,及针对要求具有较高的实时性、确定性、可靠性的飞行控制系统,对IEEE-1394b和AS5643的协议结构进行了研究,研发了Mil-1394b总线接口板。详细叙述了板卡的功能、硬件板卡的原理及实现、软件实现,进行了大量的仿真、调试和分析。该板卡达到了较高的传输速率,性能良好,满足设计需求,已应用于某些飞行控制系统中。     

ARINC659总线协议芯片的仿真验证

在现代集成电路设计中,对芯片的仿真验证是芯片设计验证的关键环节之一,一定程度上决定流片的成败。为了搭建一种可靠的芯片验证的虚拟平台,首先分析了ARINC659总线协议的特点,在此基础上结合ARINC659总线协议芯片设计中基于虚拟验证平台的仿真验证项目实践,重点研究了该芯片设计虚拟验证平台的一种构建实现方法和仿真验证。该验证方法提高了验证效率,缩短了整个设计验证周期,为芯片的成功投片提供了可靠的保证。     

ARINC659总线协议芯片的仿真验证

在现代集成电路设计中,对芯片的仿真验证是芯片设计验证的关键环节之一,一定程度上决定流片的成败。为了搭建一种可靠的芯片验证的虚拟平台,首先分析了ARINC659总线协议的特点,在此基础上结合ARINC659总线协议芯片设计中基于虚拟验证平台的仿真验证项目实践,重点研究了该芯片设计虚拟验证平台的一种构建实现方法和仿真验证。该验证方法提高了验证效率,缩短了整个设计验证周期,为芯片的成功投片提供了可靠的保证。     

基于混合原型平台的UARTIP核设计与验证

传统的软硬件设计方法已无法满足So C快速验证的应用需求。针对此现状,阐述了虚拟平台与硬件平台相结合的混合原型验证技术,主要介绍了UART IP混合验证方案,分析了UART IP核协议、功能模块设计以及FPGA平台搭建,最后通过构建虚拟平台和编写测试脚本,对IP核进行混合原型验证。验证结果表明,该IP核复用性好,完全可以应用于So C设计中。     

AS5643总线优化传输方法研究

针对AS5643总线传输等时数据包时所带来的不确定性问题,提出一种将总线周期分为等时和异步两部分时隙的优化传输方法,能在不影响确定性的前提下引入等时数据包传输;首先对引起不确定性问题的原因进行了分析,然后详细介绍了优化传输方法的原理及工程实现;该优化传输方法经实验证明是正确可行的,可应用于高度综合化的航空电子系统中。     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。     

基于uC/OS-II的“龙芯1”SoC验证方法

片上系统(SoC)的设计日益复杂,规模趋于庞大,这使得SoC的功能验证与测试成为IC设计的瓶颈.uC/OS-II是一种简洁的、可移植的、可裁减的与支持多任务的嵌入式实时操作系统.本文介绍了uC/OS-II在基于"龙芯1"SoC上的移植工作,重点讨论了在虚拟仿真与FPGA验证平台两种环境下运行uC/OS-II及其上层应用程序来测试"龙芯1"SoC的方法,并取得了良好的效果.     

AVS全I帧视频编码器的FPGA实时实现

AVS视频编码标准是我国自主知识产权的信源编码标准。完成了AVS视频编码器在FPGA平台上的设计与实现。考虑硬件平台的结构特点,采用可重用设计和流水线设计对编码器进行优化,保证了流水线的高效运行以及硬件资源的最优利用。通过ISE软件仿真和Xilinx公司Vritex-4 pro平台验证,最高工作频率可达110 MHz,满足CIF分辨率下I帧在FPGA硬件平台的实时编码要求。     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。     

一种1750A指令集仿真软核设计与验证

MIL-STD-1750A指令集是星载弹载计算机常用指令集之一,为实现该类指令集CPU+FPGA的通用性验证,实现安全性、强度、单粒子翻转等异常测试,满足测试覆盖率要求,保证星载弹载计算机系统可靠性,提出了一种CPU+FPGA的仿真模型搭建方法,利用如中断和故障处理机制的实现、浮点运算单元设计方式、异常注入机制设计以及图形控制界面等关键技术,实现了一种精简1750A仿真软核。实验证明,利用该仿真软核设计的CPU+FPGA的仿真模型平台,可极大提高1750系列CPU相关接口的FPGA产品的验证效率和可靠性,也为后续星载弹载软件的测试提供了一套故障注入方便、故障定位清晰的测试平台。     

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。