一种可重配置的存储器测试控制器设计

存储器在SOC中所占的电路面积越来越大,因此存储器的正确与否影响着SOC芯片的成品率。存储器中的故障种类繁多,单一的测试方法不能保证所有故障的100%覆盖率。本文通过对广泛应用的March算法进行了分析,提出了一种可重配置的存储器测试方法。在该方法中通过设置一组控制寄存器就可以灵活的实现各种March算法。另外,采用资源复用的方法,在嵌入式微处理器核中增加了一个有限状态机,几个控制寄存器和几条专门用于存储器测试的指令,可以方便的实现各种March算法,并且硬件开销非常小。     

一种改进的嵌入式存储器测试算法

基于一种适合于测试静态简化故障的March SS算法，提出了一种改进的嵌入式随机存取存储器测试算法-March SSE算法。该算法在测试长度不变的情况下，不仅能测出March SS算法所测试的全部的功能故障，而且还能检测出March SS算法所遗漏的固定开路故障，以及大部分的动态故障，故障覆盖率得到了大幅度地提高。     

针对嵌入式Cache的内建自测试算法

通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器(SRAM)和内容可寻址存储器(CAM)的功能故障模型,提出了有效地针对嵌入式应用的DS-MarchC E和DC—March CE测试算法,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题．利用March CE算法并结合Cache系统的电路结构特点,设计并实现了一套集中管理的内建自测试测试方案．此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器,并且能够测试地址变换表(TLB)的特殊结构,测试部分面积不到整个Cache系统的2％．     

嵌入式P端口SRAM的端口间故障测试

为了有效地测试嵌入式P端口静态随机存取存储器(SRAM)端口间的故障,提高电子系统的安全性,提出一种基于结构故障模型的故障测试算法.首先对March C-算法扩展得到w-r算法,即让一个端口执行March C-算法的同时另一个端口于偏移量为±2的地址并行执行伪读操作,并考虑存储器的规则结构给出了其简化算法;然后提出w-w算法,通过2个端口向存储器单元并行写(不同的地址),可有效地激发2个写端口之间的各种故障,使之适用于不同物理布局的存储器,在保证时间复杂度合理的前提下提高了端口间的故障覆盖率.将故障注入64×8位的双端口SRAM中进行仿真实验,得出了故障检测表,验证了其时间复杂度低,表明文中算法具有100%的端口间故障覆盖率.     

存储器模块测试系统的设计

存储器模块上集成有多种类型的存储器,整个模块提供一致的总线访问接口;对存储器模块进行完整的测试是很有必要的,在分析存储器模块的故障模型和测试原理的基础上,给出了一种基于数字波形发生器的存储器模块测试设备结构,通过对March算法进行扩展,设计了一种适合对存储器模块进行测试的算法结构;系统提高了测试的故障覆盖率和效率,在应用中取得了较好的效果.     

基于March算法的嵌入式存储器BIST技术

随着嵌入式存储器规模的不断增大,BIST成为一种节省存储器测试时间和测试成本的有效手段.March算法是当前MBIST设计中最适合的算法.简要介绍了存储器故障模型和各种重要的March算法,探讨了MBIST的几种实现方式,从速度、面积、灵活性和IP保护等几方面对它们进行了分析比较,提出了未来MBIST技术的发展趋势.     

基于电流信息的CMOS SRAM存储单元故障测试

针对深亚微米技术,提出了差分静态电流技术和动态电流技术相结合的方法对CMOS SRAM存储单元进行故障诊断,针对该方法改进了0-1算法。改进的0-1算法与传统的March算法相比,明显降低了测试开销。以四单元存储器为诊断实例,针对桥接故障、开路故障与耦合故障,实现了100%故障诊断覆盖率。实验结果证明了新方法具有故障覆盖率高的特点,能够诊断传统逻辑测试法难以探测的部分故障。     

Flash存储器的内建自测试设计

内建自测试是一种有效的测试存储器的方法.分析了NOR型flash存储器的故障模型和测试存储器的测试算法,在此基础上,设计了flash存储器的内建自测试控制器.控制器采用了一种23位的指令,并且通过JATG接口来控制,结果通过扫描链输出.验证结果表明,设计的内建自测试结构对固定故障、转换故障、桥接故障、耦合故障、栅极干扰、漏极干扰、过渡擦除和读干扰均有100%的故障覆盖率.     

新型的嵌入式存储器测试算法

针对目前嵌入式存储器测试算法的测试效率与故障覆盖率难以兼得的现状,提出了兼顾二者的测试算法。实验结果表明该算法最适合对存储器进行大批量的测试。在测试效率上的优势很明显,故障覆盖率也能达到应用标准。     

嵌入式SRAM测试算法及其诊断实现

为有效定位和识别嵌入式静态随机访问存储器(SRAM)中的各种故障,改进SRAM的设计和生产流程,提出一种有效的March19N(N表示存储器的深度)测试算法.把故障注入64×8位的SRAM;再将测试算法的读/写操作转化为控制器的控制状态,并设计带诊断支持功能的内建自测试(BIST)模块;最后用该BIST模块测试注入的故障,并对测试数据进行比较与合成,从而实现故障的测试和定位.通过对仿真实验结果的分析,得出了包括固定型故障、开路故障、跳变故障、跳变耦合故障、幂等耦合故障、状态耦合故障和地址译码故障在内的故障字典表;并由此得出各类故障所具有的不同的故障识别标志,表明文中算法具有较高的故障分辨率.     

Design for Testability for Complete Test Coverage

Some design-for-testability techniques, such as level-sensitive scan design, scan path, and scan/set, reduce test pattern generation of sequential circuits to that of combinational circuits by enhancing the controllability and/or observability of all the memory elements. However, even for combinational circuits, 100 percent test coverage of large-scale circuits is generally very difficult to achieve. This article presents DFT methods aimed at achieving total coverage. Two methods are compared: One, based on testability analysis, involves the addition of test points to improve testability before test pattern generation. The other method employs a test pattern generation algorithm (the FAN algorithm). Results show that 100 percent coverage within the allowed limits is difficult with the former approach. The latter, however, enables us to generate a test pattern for any detectable fault within the allowed time limits, and 100 percent test coverage is possible.     

基于SoC的嵌入式DRAM存储器内建自测试设计

内建自测试(Built-in Self Test,BIST)是测试片上系统(System on- Chip,SoC)中嵌入式存储器的重要技术;但是,利用BIST技术采用多种算法对嵌入式存储器进行测试仍面临诸多挑战;对此,提出了一种基于SoC的可以带有多种测试算法的嵌入式DRAM存储器BIST设计,所设计的测试电路可以复用状态机的状态,利用循环移位寄存器(Cyclic Shift Register,CSR)产生操作命令,利用地址产生电路产生所需地址;通过对3种BIST电路支持的算法,全速测试,面积开销3个方面的比较,表明提出的嵌入式DRAM存储器BIST设计在测试时间,测试故障覆盖率和测试面积开销等各方面都取得了较好的性能.     

一种改进的嵌入式存储器测试算法

基于一种适合于测试静态简化故障的MarchSS算法,提出了一种改进的嵌入式随机存取存储器测试算法-MarchSSE算法。该算法在测试长度不变的情况下,不仅能测出MarchSS算法所测试的全部的功能故障,而且还能检测出MarchSS算法所遗漏的固定开路故障,以及大部分的动态故障,故障覆盖率得到了大幅度地提高。     

A snake addressing scheme for phase change memory testing面向相变存储器测试的蛇形寻址方法

Phase change memory (PCM) is one of the most promising candidates for next generation nonvolatile memory. However, PCM suffers from a variety of faults due to its special device structure and operation mechanism. A snake addressing scheme is introduced into the test algorithms of PCM to reduce the test time and excite proximity disturb faults more effectively. The March test algorithm with the proposed snake addressing scheme is less complex than most traditional test algorithms. In addition to conventional faults, it is capable of covering disturb and parasitic faults. Moreover, when incorporated with the sneak path testing method, it is able to test the read fault, read recovery fault, incomplete program fault 0, and false write fault.     

Efficient march test for 3-coupling faults in random access memories

A new efficient march test algorithm for detecting the 3-coupling faults in Random Access Memories (RAM) is given in this paper. To reduce the length of the test algorithm only the 3-coupling faults between physically adjacent memory cells have been considered. The proposed test algorithm needs 38N operations. We have proved, using an Eulerian graph model, that the algorithm detects all non-interacting coupling faults. This paper also comprises a study about the ability of the algorithm to cover the interacting coupling faults.

Simulation results with regard to the coupling fault coverage of the march tests, obtained based on a fault injection mechanism, are also presented in this paper.