数字通信系统中位同步信号提取的FPGA实现

同步是通信系统中非常重要的一个实际问题,是保证整个通信系统进行有序而可靠工作的技术支撑.在数字通信系统中除了载波同步外,还需要实现位同步.本文设计了一种在数字通信系统中的数字锁相法位同步提取方案,详述了位同步提取原理及其各组成功能模块的VerilogHDL语言实现,最后进行了仿真验证,将位同步提取电路集成在一片FPGA芯片上,具有体积小、功耗低、可靠性高的特点.     

基于FPGA的误码仪内核设计

实现了一种基于FPGA的误码仪内核设计,利用FPGA芯片内部的PLL提供高速全局时钟,使用硬件编程语言VHDL编程实现了传输速率在1~20 M b/s内分段可调,29-1位、215-1位、223-1位3种序列长度的伪随机码码型可选,可手动发送误码以及智能失同步置位的误码检测等误码仪主要功能,并在最后给出了仿真结果。     

DQPSK调制解调系统的FPGA实现

调制解调是数字通信系统中不可或缺的一环,而FPGA在数字通信系统中的应用也越来越广泛,利用FPGA来设计调制解调系统是一种必然的趋势. 研究了四相相对相移键控(different quadrature phase shift keying,DQPSK)调制解调器在FPGA中的实现,通过对调制系统和解调系统中的数控振荡器、快速傅里叶频偏估计、载波同步、位同步等模块的设计,提出了一种抗多普勒频偏及相位模糊的DQPSK调制解调系统设计方案,并在开发环境Vivado中进行了仿真,仿真结果表明该方案能准确的实现对基带信号的调制解调.     

基于FPGA的单芯片交流伺服驱动系统

为研制高性能的全数字交流伺服驱动系统,设计了基于FPGA的单芯片伺服控制方案.采用现代EDA设计方法,使用Verilog硬件描述语言构建了永磁同步电动机矢量控制系统的坐标变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等电机控制模块的硬件逻辑电路,并进行了仿真验证,最后在Xilinx3S400 FPGA中实现了永磁同步电动机转子磁场定向控制.仿真和实验结果表明,系统具有很好的机械特性、力矩特性和动态性能,从而验证了使用FPGA设计高性能的全数字单芯片交流伺服驱动系统具有较高的可行性.     

基于FPGA的抗混叠FIR数字滤波器的设计与实现

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.     

WCDMA信号定时同步中的内插算法研究

基于内插的定时同步算法用于WCDMA信号全数字接收机,具有稳定性好、复杂度低的特点。文章详细介绍了算法中的内插原理,并针对WCDMA信号重点分析了基于理想低通滤波器的内插算法和基于拉格朗日插值多项式的内插算法性能。最后,通过仿真比较,给出了内插算法的选取原则,并给出了内插算法的2种实现结构。     

基于最小偏差法插补技术的FPGA设计与实现

针对逐点比较法、数字积分法等存在的加工精度低的问题,提出了一种新的插补算法——最小偏差法。介绍了最小偏差法的插补原理和插补算法公式。在QuartusII开发平台上,运用硬件描述语言Verilog HDL语言设计了最小偏差法直线插补程序,选用FPGA器件实现了最小偏差法插补器。     

集群通信网络中的高速率位同步技术

采用FPGA(Field Programmable Gate Array)器件实现高速集群通信中的多路数据同步检测时，由于受器件本身性能限制，难以设计出具有较高速率的数字锁相环(DPLL)电路。本对采用FPGA器件设计的高速率位同步电路，从通信可靠性角度进行了理论分析和实验，性能满足要求，而且电路检测最高工作频率可达器件的最高工作频率。     

基于内插的码元同步方案设计

介绍了数字通信中码元同步模块设计中的一种基于内插码元同步的设计方案.在分析码元同步原理的基础上提出了一种内插和Gardner定时误差检测相结合实现码元同步电路的设计方案,通过仿真分析验证了该设计方案的正确性和可行性.结果表明该方案具有抗干扰性、稳定性好,同步建立时间短,同步保持时间长,同步带宽宽的优点.     

FPGA在步进电机任意细分驱动中的应用

介绍一种采用FPGA输出PWM控制信号对步进电机细分驱动的实现方法。利用FPGA中的嵌入式FAB构成LPM-ROM，存放步进电机各相细分电流所需的PWH控制波形数据表．并通过FPGA设计的数字比较器，同步产生多路PWM电流波形，实现对四相步进电机转角进行均匀细分控制。该设计简化了外围电路，控制精度高、效果好。     

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统 ,阐述了系统的组成与设计原理 ,给出了主要的仿真结果 .该系统用VHDL语言设计 ,具有多种指令 ,可实现四位操作数的各种运算 ,可用于片上系统的控制模块 ,充分展示了FPGA的强大功能和优越特性 .     

FPGA实现MPSK解调

阐述了一种实现MPSK数字解调的设计方案,结合FPGA的特点对锁相环实现载波同步、位同步等各部分进行了详细介绍,整个部分可通过配置参数解调不同的调制信号,具有很强的通用性,对工程设计有一定的参考价值。     

一种快速的OFDM定时同步算法研究及其实现

同步对于OFDM系统来说是很重要的一个环节,一种基于IEEE 802.11a 标准的数据帧结构的双延时自相关算法,通过MATLAB仿真,在高信噪比环境下可以快速而准确地完成定时同步,而无需进行符号定时同步能准确找到OFDM系统的解调窗,同时给出定时同步算法的具体FPGA设计方案.通过采用状态机、复用等设计方法,设计的系统在资源和速度上都得到优化,可便于工程应用.     

基于现场可编程门阵列的非周期伪码测控同步系统的实现

扩频码周期与信息码周期之比非周期将会导致相邻的信息码对应的扩频码不同,常规的同步方法不再适用,为解决非周期性直扩信号伪码快速捕获和同步的难题,提出了采用每1／4个码元积分,然后取绝对值相加的方法来剥离信息位,进行伪码粗捕和跟踪,每1／2个码元积分进行位同步,最后将位同步信息进行载波跟踪完成整个同步过程的方法该方法运算速度快,对符号位不敏感,能够消除非周期直序列扩频带来的影响现场可编程门阵列（FPGA）实现结果表明：该方法在信噪比大于-20dB条件下,对伪码长度为1023的M序列非周期直序列扩频,能做到可实现无误码同步性能。     

MATAB在自适应滤波器设计中的应用研究

本文基于最小均方误差（least mean square,LMS）算法自适应滤波器的基本原理．介绍了一种在Xilinx公司System Generator开发环境中采用MATLAB语言建立算法模型并在FPGA实现的设计方法。整个设计在Xilinx Virtex-5sx50tf1136型芯片下验证。相比使用传统硬件描述语言的设计方法,MATLAB语言具有编写灵活简单易调试、设计效率高等优点。该方法不但可以很好的完成设计指标,还有效地提高了FPGA系统级设计的效率,同时降低了设计人员对硬件底层结构知     

基于Lorenz系统的离散分析与FPGA实现

以现场可编程门阵列(field-programmable gate array,FPGA)和IEEE754标准为基础,设计出能产生Lorenz混沌信号的数字电路. 首先,根据Euler法、Runge-Kutta法,分别将系统方程离散化. 然后,利用Verilog HDL语言编写程序,运用Xilinx软件、Modelsim软件将程序综合、编译、检测. 最终,将生成的bit文件烧录到FPGA中,通过示波器观测系统的混沌态与非混沌态. 对比论证不同算法的实现效果,得出二阶Runge-Kutta法是实现经典混沌系统的FPGA仿真的最优离散方法,为后续混沌信号在数字化领域的进一步发展提供参考和依据.     

基于线阵CCD的在线亚像素边缘测量系统

为了提高精密矫直机测量工件挠度的精度和效率,提出了一种集成FPGA的在线亚像素边缘测量系统。详细介绍了利用线阵CCD对工件挠度进行非接触测量的系统原理和流程,利用CCD图像信号边缘梯度的特性,介绍了一种基于多项式插值且易于集成在FPGA的亚像素边缘检测算法。仿真实验证明,该测量系统重复性误差为0.18个像元,达到了亚像素测量精度。