高速自适应DLMS算法及其硬件实现

针对LMS算法在硬件实现时的"缺陷",提出了一种适合高速实时处理的改进型DLMS算法。算法通过分离自适应处理中的滤波和权系数更新两个过程,使其实现并行运算;并且可以直接映射到具体的硬件中。作为示例,依据此改进DLMS算法设计了一种折叠型自适应滤波器,并用Xilinx Virtex-4 FPGA实现此设计,给出具体的验证结果。     

一种自适应线谱对滤波器的终点误差LMS算法及其学习特性

本文提出了一种计算线谱对（LSP）系数的新算法．该算法以最小均方（LMS）误差型算法为基础，梯度计算使用系统终点误差。对接收到的语音观测样本在一个时序的基础进行迭代更新计算，直接产生LSP系数，形成一个LMS算法的自适应LSP滤波器。实验结果表明，该算法与其它自适应滤器的LMS算法比较，具有更高的收敛率和较低的失调。     

一种用于QAM解调信号的LMS自适应均衡器

设计了一种用于QAM(Quadrature Amplitude Modulation)解调信号的LMS自适应均衡器。此均衡器采用线性自适应算法中的最小均方算法(LMS)．其结构由线性横向滤波器和需要训练序列的滤波器抽头系数更新模块组成．它可实现16／64／256点的QAM解调。利用MATLAB／Simulink对LMS自适应均衡器的收敛速度、误码率等指标进行仿真模拟,仿真结果表明,此LMS自适应均衡器对通过非理想信道的QAM传输信号具有较好的均衡性能。     

基于FPGA和符号LMS算法的自适应滤波器设计

为了减少实现基于FPGA和LMS算法的自适应滤波器过多消耗硬件资源的问题,提出了符号LMS算法,通过降低乘法运算的次数来提高自适应滤波器的运行速度,并使用流水线技术进行优化。软件仿真验证了符号LMS算法的可行性,硬件仿真证实了采用该算法和流水线技术的自适应滤波器的优越性。     

一种改进的解相关变步长LMS算法

讨论了一类针对传统LMS算法进行改进的变步长自适应算法,分析其性能,对原有算法进行改进,并针对输入信号高度相关时算法收敛速度下降导致性能下降的问题,引入了解相关原理,用输入向量的正交分量来更新滤波器权系数,有效加快了算法的收敛速度,并保持了原算法的良好性能。     

基于改进算法的语音增强在激光侦测系统中的应用

为了消除噪声所引起的语音信号的衰落，以自适应滤波器为基础，并综合泄漏最小均方（LMS）算法和变步长LMS算法的优点，提出了适用于激光侦测系统的可变泄漏最小均方（VL-LMS）自适应滤波新算法，对其原理进行了剖析。用实测的带噪语音信号进行了动态仿真，结果表明，该算法能有效地克服基于LMS算法的自适应谱线增强器的不足，具有良好的抑制高斯噪声能力和跟踪性能。     

自适应有限冲激响应滤波器的FPGA实现

对于传统的固定系数滤波器,分布式算法可以利用查找表有效提高其运行速度;但是对于自适应滤波器,其系数是不断调整的,不可以直接应用分布式算法。依据分布式算法设计了一种适用于自适应滤波器的现场可编程门阵列（FPGA）实现方法,并在Xilinx公司提供的ISE软件平台上应用Verilog硬件设计语言（HDL）进行编程,利用Modelsim和Matlab软件进行了仿真。仿真结果基本一致,验证了自适应有限冲激响应滤波器的FPGA实现方法是可行的。     

一种优化的激光陀螺自适应抖动剥除算法

去除激光陀螺输出信号中的抖动信号是机械抖动偏频激光陀螺(MDRLG)信号处理电路的主要工作之一。文章对LMS算法中误差因子响应特性对LMS自适应抖动剥除效果的影响进行了研究。为改善抖动剥除效果,在自适应抖动剥除算法中引入了带通滤波器,并采用基于FPGA的激光陀螺自适应抖动剥除系统对误差因子采用带通滤波时的静态性能和动态响应特性进行了测试。试验结果表明,误差因子采用带通滤波时,LMS自适应抖动剥除的收敛速度和收敛精度都要优于差分运算,并且二者具有相同的动态频率响应曲线。     

A Modular Design of LMS Adaptive Filter Based on FPGA

针对LMS自适应滤波器在FPGA上实现结构灵活性的问题,提出了一种模块化设计方法。根据LMS算法结构特点,结合FPGA硬件语言特点进行模块化设计,分别阐述了各模块设计结构,对模块进行并行调用与综合。对模块化设计的自适应滤波器与纯串行及纯并行设计的自适应滤波器所占用的资源以及处理速率进行比较,8个并行模块结构比全串行结构处理速率快了近7.6倍,硬件资源占用比全并行结构减少了近50%;结果说明模块化LMS自适应滤波器设计具有更加灵活的结构特点。     

一种新的高速自适应滤波的脉动实现结构

LMS算法具有计算简单,易于实现的特点,被广泛应用于诸如通信和雷达等许多信号处理领域,对其高速实现结构的研究一直是滤波器结构设计中的一个研究重点和热点。该文基于并行流水线LMS(PIPLMS)算法,设计了一种高速自适应滤波器脉动结构。该结构既具有脉动结构的高度流水特性,又具有一定的并行性。与已有结构相比,该文设计的结构具有更高的数据吞吐率。同时由于其并行特性,该结构还具有更低的系统功耗,更大的步长因子选择范围和更快的收敛速度。     

一种改进的NLMS自适应滤波器的FPGA实现

针对当前广泛应用的自适应滤波器,提出了一种改进的变步长NLMS自适应算法,在不增加计算复杂度的条件下获得了更好的收敛速度。在硬件实现过程中,利用FPGA并行处理的特点,采用自上而下的设计方法和流水线设计技术,获得了较好的滤波效果和较快的处理速度,完全满足自适应信号处理领域中实时性的要求。     

一种新的变步长LMS自适应滤波算法

在对传统LMS算法、变步长SVSLMS算法及归一化LMS算法分析的基础上,提出了一种改进的归一化变步长LMS算法即N-SVSLMS（Normalized-SVSLMS）算法。该算法结合了参考文献中两种算法的思想,得到了改进的归一化LMS自适应算法。该算法在信道环境多变的情况下,收敛速度和稳定性能有了进一步的提高。理论分析及计算机仿真结果表明,N-SVSLMS算法明显优于传统LMS算法、变步长SVSLMS算法及归一化的LMS算法。     

一种基于RLS算法的自适应时延估计算法

针对基于LMS算法的自适应时延估计算法收敛速度慢的缺点,推导出一种基于RLS算法的自适应时延估计算法,并分析了基于RLS算法的自适应滤波器的均值性能。经仿真证明该算法的收敛速度有了一定提高,并且其时延估计的跟踪性能得到了改善。     

LMS自适应滤波器的仿真与实现

本文概述了LMS算法和LMS滤波器的的基本原理,利用MATLAB和DspBuilder立算法模型,完成LMS自适应滤波器的仿真与设计,有效地提高了FPGA的设计效率．降低了设计人员对硬件的要求。     

Virtex FPGA implementation of a pipelined adaptive LMS predictor for electronic support measures receivers

High-speed field-programmable gate array (FPGA) implementations of an adaptive least mean square (LMS) filter with application in an electronic support measures (ESM) digital receiver, are presented. They employ "fine-grained" pipelining, i.e., pipelining within the processor and result in an increased output latency when used in the LMS recursive system. Therefore, the major challenge is to maintain a low latency output whilst increasing the pipeline stage in the filter for higher speeds. Using the delayed LMS (DLMS) algorithm, fine-grained pipelined FPGA implementations using both the direct form (DF) and the transposed form (TF) are considered and compared. It is shown that the direct form LMS filter utilizes the FPGA resources more efficiently thereby allowing a 120 MHz sampling rate.     

LFM信号的分数阶傅里叶域自适应滤波算法研究

对于线性调频信号(LFM)的滤波,采用处理平稳信号的方法对其滤波往往得不到很好的效果。本文利用了线性调频信号在分数傅里叶变换域上具有很好的时频聚焦性的特点,来实现信号在分数阶傅里叶域的自适应滤波,自适应滤波算法采用改进的步长LMS方法,对传统的LMS算法做出了改进,算法中步长处理中引入了一个限制因子,可以较好地解决算法收敛速度和稳态失调量之间的矛盾。仿真结果表明,此算法在处理分数阶域的LFM信号滤波比传统的LMS算法有较好的滤波效果。