基于CORDIC改进算法的反正切函数在FPGA中的实现

针对基于FPGA的分布式导航系统中涉及大量的三角函数运算,而传统的查找表或差值法计算,在精度、运算速度方面不能兼得,且占用资源多,本文提出了基于CORDIC算法的反正切函数计算的改进方法与流水线结构的实现方法,使用VHDL硬件描述语言进行编程实现,在Quartus ii 9.0中对算法进行功能仿真,最后通过Altera公司的FPGA Cyclone ii系列芯片进行了具体验证。验证结果表明,针对累加器中因截尾而产生的误差所作的算法改进,显著地提高了算法精度,而且运算速度快。     

语音信号线性预测分析斜格法的FPGA实现

针对语音信号线性预测分析经典算法的缺陷,提出了线性预测分析的改进算法,分析其原理、运算步骤及求解方法。研究了算法的FPGA实现,采用Verilog HDL语言对算法完成建模,使用QuartusII进行综合编译,通过Modelsim进行仿真验证。实验结果表明,FPGA实现结构简单,消耗资源少,运算速度较软件实现大幅提高,稳定性与参数精度满足理论要求。     

基于FPGA的浮点指数函数算法研究与实现

基于FPGA的核电站仪控设备中涉及大量浮点指数运算,而常用的CORDIC算法和线性逼近法等存在计算范围小、计算精度不高等问题,对FPGA硬件实现指数函数的方法进行研究,并提出一种改进的级数近似法;该方法对输入进行预处理,将输入分解后采用查找表和泰勒级数展开结合的方法,在展开很少项数的情况下快速收敛,发挥查找表法和级数近似法的优势,提高算法的运算精度和效率;在Matlab环境下对改进算法的有效性进行仿真验证,且采用Verilog语言进行编程实现,在Microsemi公司的IGLOO2系列FPGA上进行具体算法性能验证;Matlab仿真和FPGA验证结果均表明,改进的级数近似法能够大幅增大指数函数的自变量输入范围,并提高计算精度。     

一种基于FPGA实现的优化正交匹配追踪算法设计

针对压缩感知重构算法中正交匹配追踪(OMP)算法在每次迭代中不能选取最优原子问题,对OMP算法进行优化设计,保证了每次迭代的当前观测信号余量最小,并提出了一种基于FPGA实现的优化OMP算法硬件结构设计。在矩阵分解部分采用了修正乔列斯基(Cholesky)分解方法,回避开方运算,以减少计算延时,易于FPGA实现。整个系统采用并行计算、资源复用技术,在提高运算速度的同时减少资源利用。在Quartus II开发环境下对该设计进行了RTL级描述,并在FPGA仿真平台上进行仿真验证。仿真结果验证了设计的正确性。     

SOPC技术在计算全息中的应用

基于计算全息术的三维动态实时显示受到越来越多的关注, 而制约其发展的一大难题是其运算速度. 针对这一问题, 本文提出基于SOPC(System On Programmable Chips)技术的计算全息硬件加速系统, 使多片FPGA硬件进行分块并行运算. 为了实现这一目标, 每片FPGA运算单元必须独立具备数据传输与计算全息算法加速两种功能. 在已有计算全息算法加速模块的基础上, 搭载NIOS II软核并移植uC/OS II操作系统及LWIP以太网协议栈. NIOS II软核作为FPGA的主控, 控制计算全息算法加速模块及以太网口的数据传输, 实验结果证明该方法为实现计算全息三维动态实时显示提供了一种新的思路.     

基于FPGA的BLAS加速系统的设计与研究

采用FPGA来加速应用软件的关键算法执行,是一种有效的提高计算机系统运算速度的方法.通过把高性能计算算法中固有的并行运算部分硬件化来实现应用加速.本文主要讨论使用FPGA来实现BIAS数学库的加速,对其中最耗时的dgemm算法做了加速,并且设计了基于FPGA的加速系统.     

浮点LMS算法的FPGA实现

浮点LMS算法的FPGA实现是自适应天线阵工程设计中的关键技术。本文提出了一种在FPGA内实现浮点LMS算法的方法,该方法采用三级流水线操作的方式,兼顾算法的精度和动态范围。仿真结果表明,该方法能有效利用FPGA的逻辑资源,保证运算速度,满足系统的实时性。     

并行处理在计算全息中的应用

根据菲涅尔计算全息循环迭代算法,得到了一种适合VHDL硬件描述语言的计算全息算法,将并行处理的思想引入到计算全息技术中,提出了一种基于FPGA并行处理的计算全息图实现方法,提高了运算速度。最后通过仿真得到了计算全息图,并成功再现,结果证明该方法可以实现计算全息图的制作。     

FPGA实时实现PGA算法的研究

合成孔径雷达(SAR)成像具有数据量巨大、算法比较复杂等特点.如何实时实现SAR成像的相关算法是嵌入式高性能计算领域一个值得研究的问题.FPGA以其高性能、可重构等优势,被越来越多地应用到嵌入式高性能计算领域中作为一种高效低成本的解决方案.针对SAR成像中多普勒调频率估计的经典算法--PGA算法,以FPGA作为实现平台,通过对算法的本质的挖掘,提出了适于FPGA实时实现的对于经典算法的改进算法.同时也阐述了将改进算法映射到FPGA实现的设计过程.实验结果表明,改进的算法较经典的PGA算法明显地减少了迭代次数,在SOC中通过硬件的运算精度能够满足系统的要求.     

基于FPGA的数字图像实时放大设计

文章设计并实现了基于FPGA的双线性插值放大,设计中针对硬件实现,对算法的并行计算结构进行了优化。实验表明应用该方法插值计算结构简单,计算误差小,精度与软件实现相当,可实现变倍率的实时视频图像放大。     

基于SOPC的说话人识别算法的实现与优化

利用可编程片上系统（SOPC）灵活的可编程性和现场可编程门阵列(FPGA)强大的并行处理能力,在FPGA上实现说话人识别算法,并从识别速度和识别精度两个方面对系统进行优化。研究了说话人识别算法的原理,针对其特点构建了SOPC系统,用乒乓操作实现语音采集和处理,利用FPGA的硬件实现算法中较为耗时的模块,提高了识别速度,同时又利用遗传算法来生成模板码书,提高了识别精度。最终,实现对说话人身份进行识别的功能,系统具有较高的实时性和识别精度。     

基于SVM的ECT图像重建算法研究与实现

在ECT系统中使用支持向量机处理采集到的数据集,当数据规模非常大时训练速度缓慢,支持向量机在处理ECT系统中采集到的大规模数据集时训练速度缓慢.针对该问题提出了一种适应于硬件实现的基于SVM的串行计算-并行传输模式,并用硬件描述语言在现场可编程逻辑门阵列(FPGA)上实现,同时给出了硬件系统的工作过程及总体结构.ECT图像重建实验结果表明,同软件实现相比,不仅提高了系统图像重建速度,还能保持较高的分类精度,并且表明FPGA在图像重建方面满足实时性要求,适用于图像重建系统.     

基于FPGA的旋转变压器CORDIC解码算法的研究

针对旋转变压器解码系统测量精度不高、解码周期长、占用FPGA资源多的问题,设计一种改进型流水线结构的旋转变压器CORDIC(座标旋转数字计算法)解码算法.通过分析反正切函数的特征,对旋转变压器的输出信号进行角度变换,对测量角度进行全平面扩展,将CORDIC解码算法中复杂的三角函数运算转化为一系列简单的移位和求和运算.算法以FPGA为硬件载体,采用Verilog HDL语言实现.研究结果证明,改进型的CORDIC解码算法测量精度可达1％,动态响应小于1μs,满足电机转速测量的高精度、低延时需求,对复杂环境下的电机转速研究和应用具有重要的价值.     

FPGA在温度补偿气压测量系统设计中的应用

介绍一种基于FPGA带温度补偿设计的气压测量系统,详细论述了FPGA处理器在气压测量系统设计中各功能部分的内部设计结构、工作流程以及补偿算法的分析和设计,最后通过系统测试结果验证FPGA设计对气压测量系统中温度补偿的可行性和有效性。由于FPGA具有高可靠性、强数据处理能力、速度快等特点,有效地改善了一般气压测量系统精度低、处理速度较慢、实时性较差的问题。     

基于小型FPGA的快速AES算法研究

AES算法在实时数据加密中的应用对其处理速度及在FPGA中实现的功耗和成本提出较高要求。针对上述情况,介绍一种基于小型FPGA的快速AES算法的改进方法,通过微处理器完成AES算法中的密钥扩展运算,同时采用共享技术实现加密和解密模块共享同一密钥。实验结果表明,该方法可有效提高处理速度,节省FPGA资源,降低芯片功耗。     

一种新型的自动化FPGA互连测试算法

针对FPGA结构中出现特殊互连资源的现状,提出一种基于改进型深度优先搜索的测试算法。该算法将所有可编程互连开关等价对待,互连资源以图的形式表示,给每条边设定权重并选择最小权重边连入测试线网,对互连资源进行遍历搜索,以测试互连资源开路和短路故障。实验结果表明,该算法能够覆盖FPGA结构中出现的特殊互连资源,具有高度自动化的特点。     

基于TLD和DTW的动态手势跟踪识别

针对动态手势跟踪稳定性的不足和识别效率的问题, 提出一种基于TLD和DTW的动态手势跟踪识别框架. 首先利用基于Haar特征的静态手势分类器获得手势区域, 然后使用TLD跟踪算法对获得的手势区域进行跟踪以获取手势轨迹, 最后提取轨迹特征, 使用改进的DTW算法进行识别. 实验表明, 该框架能够长时间稳定地跟踪手势区域, 并能够在保证识别率的基础上显著提高识别效率.     

基于FPGA的非线性预测控制器设计

对于非线性程度较高的复杂对象,非线性模型预测控制（NonlinearModelPredictiveControl,NMPC）是一种有效的控制策略。为了实现对这类对象的有效控制,设计了一种基于FPGA（FieldProgrammableGateArray）的非线性预测控制器,该嵌入式控制器具有灵活性和高适应性等特点,能够应用于工业现场控制。为了满足工业控制的可行性和实时性要求,提出了一种序贯二次规划（SQP）算法的改进算法,在FPGA有限的计算资源下,保证每个采样间隔内都能得到NMPC优化问题的可行解。经仿真实验证明,采用非线性预测控制器在计算速度和精度上都能达到较好的性能。     

基于FPGA的Systolic乘法技术研究

Systolic乘法是一种基于SIMD-MC2模型的矩阵乘算法,无法直接应用在单独的嵌入式系统中,所以提出一种采用FPGA技术实现Systolic乘法的方法。该方法将FPGA的硬件并行特性与巧妙的并行算法结合起来,利用FPGA灵活可编程的特点,在FPGA内部设计了一种基于MC2模型的节点阵列来实现Systolic乘法。实际应用中,可以灵活地修改节点单元的数量和节点的功能来满足不同规模的运算矩阵需求并充分利用FPGA的资源。仿真结果验证了该方法的正确性。实际测试结果表明:该方法具有较快的速度和较高的实时性。