新一代并行多线程处理机体系结构

随着微电子技术的发展，单个芯片可以集成越来越多的晶体管。目前的预测是，在未来的十五年，十亿晶体管可以做在一个芯片上。如何充分利用这巨大的资源，计算机体系结构设计者纷纷提出了许多建议。本文在探讨处理机体系结构发展过程的基础上，提出了一种新的＂并行多线程体系结构—ＰＭＡ＂。ＰＭＡ的主要想法是把多个逻辑处理机集成在同一芯片上，而且多个执行部件由这些逻辑处理机所共享。在每个周期，处理机从多个线程取出多条指令调度执行。与简单的单片多处理机相比，它提高了执行部件的利用效率。另一个特点便是ＰＡＭ同时支持指令级和线程级的并行操作。在描述了ＰＭＡ的基本原理之后，本文给出了一种可能的ＰＭＡ硬件实现方案，并且讨论了对软件支持ＰＭＡ所提出的新的要求。     

流体系结构和Imagine

随着芯片上晶体管的数目日益增多,微处理器体系结构设计人员面临新的问题。如:运算单元的芯片占有率低下、带宽成为瓶颈、功耗过高等等。针对这些问题,美国斯坦福大学的W.J.Dally等提出了一种新型的流体系结构,其原型芯片Imagine结构非常简单,但它的性能是令人惊奇的。本文以Imagine为原型介绍流的体系结构,剖析流处理过程,并详细分析流体系结构的特点。     

极高集成度的处理机体系结构：未来计算机技术基础

在国际上，计算机学者在讨论下一代的处理机体系结构和未来的计算机技术。因为微电子工艺的迅速发展，已有可能在一个芯片上集成１０亿个晶体管。这样的极高的集成度（ＥＬＳＩ），为计算机体系结构设计者开辟了一个宽广的技术领域和思想空间，容许我们设计出崭新的处理机和计算机芯片。本文综述了目前美国认为有前途的四种所谓ＢｉｌｉｏｎＴｒａｎｓｉｓｔｏｒｓｏｎＣｈｉｐ的体系结构：即单个功能很强的处理机（Ｕ－ＮＩＰＲＯＣ），并发的多线程处理机（ＳＭＴ），片上多处理机系统（ＣＭＰ），和智能随机存储器（ＩＲＡＭ）。这四种体系结构，将充分利用片上指令级并行性ＩＬＰ和线程级的并行性，或充分利用片上数据交换的极高频宽，或充分利用ＣＰＵ和存储器之间的高速频带总线。而这种１０亿晶体管的芯片，可使单片的峰值速度达到１６０亿次／秒。这对未来的计算机技术会带来极其深刻的影响。在这种芯片设计中，体系结构设计者还要十分注意微电子工艺在极高集成度中的一些特殊问题。     

Latch-up测试中负电流的影响和防护

阐述了在Latch-up测试中负电流的产生机理,以及芯片内部寄生双极晶体管对负电流的连锁反应机理,并以模拟电压缓冲器和线性稳压器为例分析了负电流对芯片可能造成的影响,最后提出了一系列在芯片内部可以采取的防护措施。     

从Raw计算机结构看计算机体系结构发展的一种新趋势

已经能多种从不同的角度利用芯片晶体管资源的途径问世,ＭＩＴＩ计算机系统实验室提出的Ｒａｗ计算机系统结构是较有特色的一种,与其他的并行计算途径不同,Ｒａｗ结构充分考虑了微粒度并行计算。具有较好的并行效率。同时具有其自身的内在可扩展性,代表了计算机体系结构研究的一个新方向。     

半导体制程的魔法

现代半导体制造技术可以一直追述到1959年，当时，仙童公司和德州仪器同时发明了全新概念的集成电路——通过一种特殊的平面处理技术让硅晶体管大批量集中在同一块芯片上，而不是像从前那样只能进行单个晶体管的生产组装，     

从1MHz到1GHz——浅析铜芯片技术对RS/6000的影响

Intel公司的创始人之一Gordon Moore曾经预测:每18至24个月,一个微芯片上的晶体管数量就会增加一倍,并且这种趋势将会持续下去。芯片上的晶体管密度之所以能够不断增加,是因为人们可以制造出更小的晶体管,这不仅意味着能够在一个芯片上封装更多的晶体管,而且还意味着更高的性能。晶体管越小,电流在芯片上执行某一特定操作所必须通过晶体管的距离也就越短,性能也就越高。 在计算机系统的所有部件中,处理器的进步可以说是首屈一指的。记得第一个Rochester处理器只能实现1MHz的时钟速率,而现在PC中Pentium Ⅱ微处理器     

国防科技大学计算机学院工学博士学位论文摘要

多路径Trace处理器作者 :杜贵然 ( 2 0 0 1 .0 5 )导师 :周兴铭教授据估计 ,未来半导体技术仍将保持持续稳定的发展势头 ,可以预期未来的芯片上将集成巨大数目的晶体管。当前 ,如何利用这些晶体管实现更高性能的处理器是体系结构研究的热点 ,也是面临的挑战。前瞻执行是提高处理器性能的一条途径。本文分析高性能处理器大量应用前瞻技术带来的问题。特别是深度前瞻技术在长流水线机器中的应用 ,使系统复杂性上升 ,前瞻错误的开销增大。针对前瞻技术的不足 ,本课题提出并研究了“多路径Trace处理器”(MPTP)模型。MPTP模型对低可预测性分…     

东芝新技术可提高芯片集成度

如何在一块芯片上集成更多的晶体管,是电子公司面临的一个重大课题。日本东芝公司宣布,它开发出一种新的布线流程技术,可以大幅提高芯片上的晶体管集成度。这种新技术的核心是,设计人员在计算机软件的帮     

后硅时代：生物计算走向实用

摩尔定律认为，芯片上的晶体管数量每2年翻一番，这个定律在未来的15—20年中将仍然有效。15或20年之后，芯片制造商缩小晶体管体积的努力会碰到困难。     

英特尔公司推出新一代英特尔体系结构——Pentium Pro处理器

英特尔公司1995年11月2日推出新一代英特尔体系结构即Pentium Pro处理器,首次推出的速度高达200MHz,使用SPECint92基准测试程序达366,此种五百五十万个晶体管的芯片取得的性能水平超过了当今使用专用RISC技术的工作站和服务器,标志着PC价格/性能比进入高档市场.目前,许多公司已开始引进基于Pentium Pro处理器的系统,Pentium Pro处理器的独特动态执行体系结构,与围绕英特尔体系结构而发展起来的大量软件完全兼容,     

最后一声叹息 摩尔定律之死

摩尔定律称,芯片中所集成的晶体管数量每隔１８个月就会翻一番。过去３５年里,该法册一直无懈可击。然而,芯片技术的最新发展趋势却表明,该定律终将被打破。 在一次历史性的演讲中, 英特尔公司创始人戈登·摩尔 （Ｇｏｒｄｏｎ Ｍｏｏｒｅ）提出,芯片中的 晶体管数量每隔１８个月将会翻 一番。当时,最复杂的计算机 芯片中仅有６４个晶体管,而在 今天的奔腾Ⅲ处理器中,晶体 管数量竟高达２８００万个。 过去３５年里,摩尔定律在 芯片的设计发展中一直是正 确的,其结果完全符合摩尔先 生的预测。但由于目前芯片技 术的进步,这一定…     

高速、可配置RSA密码协处理器的VLSI设计

通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·     

同时多微线程体系结构研究

随着生产工艺的提高,芯片上能集成越来越多的晶体管,多线程技术也逐步成为一种主流的处理器体系结构技术.提出一种融合同时多线程技术和微线程技术的新型体系结构同时多微线程(simultaneous multi-microthreading,SMMT),并给出同时多微线程体系结构的实现方案.SMMT有效结合同时多线程技术硬件代价小和微线程技术能够加速单进程应用的优点,通过软硬件协同的方式充分挖掘单进程程序的微线程级并行性.通过在设计的龙芯2号同时多微线程处理器上进行性能评测,结果表明,同时多微线程体系结构能够有效地加速单进程的程序,以很小的硬件代价显著地提高了处理器的性能.     

PowerPCASA1064位RISC微处理器

ＰｏｗｅｒＰＣＡＳ＾ＴＭＡ１０６４位ＲＩＳＣ微处理器是由４７０万个晶体管集成的性能微处理器，它采用ＩＢＭＣＭＯＳ５Ｌ０．５μｍ（工作电压变３伏）的４层金属ＡＳＩＣ新技术。在一个２１３ｍｍ＾２的晶片中，采用半定制设计方法实现了对ＰｏｗｅｒＰＣＡＣ体系结构的支持。通过采用定制宏（单元）以及多端口阵列技术，使芯片的密度和速度都有较大的提高。另外，还采用上锁相环电路来降低片到片时钟歪斜。通过体系结构平面规     

纳米技术进入芯片研发规划

2005年12月底发布的《国际半导体技术发展路线图》预测了芯片产业向后硅时代的过渡,这一报告被半导体产业视为规划技术研发的重要依据。该报告指出尽管未来10年纳米技术不会取代现有的芯片制造工艺,但其已正式出现在半导体产业技术路线图中,最终半导体产业将放弃传统的硅晶体管。为保持其他技术产业无法达到的、摩尔定律式的增长速度,为在芯片中集成更多晶体管以提高芯片处理能力,传统晶体管尺寸变得越来越小,目前尺寸最小的晶体管只有几个分子大小,而业界认为未来10年硅晶体管的尺寸将继续缩小,但既便如此其仍无法与采用纳米技术的晶体管相…     

电脑芯片的新技术

很快,芯片业将面临穷途末路,因为物理定律将阻碍新一代芯片的开发,而目前无处不在的台式电脑、笔记本电脑、平板电脑和智能手机的发展都依赖于新的芯片。现在,电脑行业的发展仍然遵循摩尔定律：50年前英特尔的共同创始人曾预测,每24个月芯片上的晶体管数量将增加1倍。时至今日,世界上最大的芯片制造商英特尔仍然遵循摩尔定律,每两年一次地努力缩小晶体管的尺寸,以便在芯片上集成更多的晶体管。     

微电脑应用天地广阔

再过三年即将跨入世纪之交，回顾过去半个多世纪以来科学技术发展的历史，没有可以比以半导体超大规模集成电路为基础的微电脑的飞速发展更加令人兴奋的事。众所周知，以半导体超大规模集成电路为基础的微处理器发展日新月异，每18个月微处理器的速度就要加倍的摩尔定律，至今还未过时。1971年美国Intel／k司推出的微处理器芯片上只有230O个晶体管，1982年的Intel的8O286就有134．000’q晶体管，198G年的lute1486微处理器有一百一十万个晶体管，fol996年初推出的奔腾P6则有55O万个晶体管。由此而装成的微电脑功能也更加增多。最近11。ill…     

一种新型时钟计数器的电路设计

本文所讨论的时钟计数器是一个工业控制计时芯片设计中的一部分。本芯片已经在无锡投片成功。这个时钟计数器可以从00年计时到99年。能选择24小时计数方式或12小时计数方式；可对二月进行闰年自动调整。此电路的新颖之处在于每个基本计数单元中加入了SRAM锁存器。通过对SRAM的控制可向计时器同步或异步置位，同时能使电路的稳定性增强。晶体管电路图用SpectreS模拟器进行晶体管级仿真，以验证电路的正确性。     

业界新闻

Intel宣布采用65纳米制程技术推动摩尔定律继续发展英特尔公司今天宣布在开发下一代芯片制造技术领域抵达重要里程碑。公司使用全球最先进的65纳米制程技术,成功制造出了包含有5亿多个晶体管、并具备全部功能的70MB静态随机存取存储器(SRAM)芯片。采用全新65纳米(1纳米等于十亿分之一米)技术制造的晶体管栅极(打开和关闭晶体管的开关)的尺寸为35纳米,比前代采用90纳米技术的晶体管缩小了大约30％。经过对比,人体的一个红细胞中大约可以容纳100个这样的栅级。英特尔方面表示:“英特尔的65纳米制程技术计划于2005年正式投入使用。”