65nm芯片设计和制造中的几个问题

65nm芯片的设计需要采用可制造性设计(DFM)、多种分析方法和团队通力合作的精神;65nm芯片制造工艺需采用193nm浸入式光刻技术、等效离子掺杂技术、原子层沉积技术、低应力CMP工艺及无损伤清洗技术;65nm芯片制造设备需要全自动化和布局微型化等。     

Magma:挑战90纳米设计自动化

半导体工艺从180nm和130nm设计节点发展到90nm、65nm制程，使芯片设计流程发生了巨大的改变，设计团队要求能够处理更加复杂的设计，同时保持或缩短要求的设计时间。从一个节点过渡到另一个节点随之产生的技术瓶颈，对设计工具和电子设计自动化（EDA）软件的发展提出了更多的挑战。     

Tensilica力倡IP标准化

英特尔公司就日前正致力开发其高性能65纳米（nm）逻辑制程的超低功耗版，以支持面向移动平台和小型设备的超低功耗芯片的生产。这种超低功耗制程将会是英特尔第二代基于65纳米制造技术的芯片制程。     

45nm IC设计面临的挑战

45nm节点使SoC(系统级芯片)设计者获得比65 nm多40%的晶体管数,或芯片尺寸减小40%,但45 nm工艺的掩膜成本将在数百万美元等级,至少在初期是这样.     

英飞凌与特许半导体签订65nm制造协议

英飞凌科技公司与特许半导体制造公司联合宣布,双方已签订65nm逻辑产品制造协议。这次合作是在IBM、英飞凌、特许和三星共同开发65nm技术项目的基础上开展的。特许半导体将为英飞凌制造低功耗移动电话芯片产品,首批产品原型将于2006年第一季度完成,并计划于2006年第四季度正式投产。英飞凌与特许半导体签订65nm制造协议@章从福     

45nm工艺与关键技术

介绍了45 nm芯片所采用的关键工艺技术:193 nm ArF干法/浸没式光刻技术、低k电介质技术、高k电介质技术和应变硅技术等。英特尔45 nm全功能153 MB SRAM芯片与65 nm芯片相比,晶体管密度提高了2倍,晶体管开关速度提高20%以上,晶体管漏电流降低到65 nm芯片的1/5,存储单元面积为0.346μm2。指出英特尔45 nm芯片MPU将在2007年下半年实现量产,并且继英特尔之后,TI、IBM、特许、英飞凌、三星、台积电和台联电等均已推出了45 nm芯片,说明45 nm芯片技术正在日益走向成熟。     

X射线成像技术揭示纳米级结构

目前,业界的芯片设计水平正在由90nm向65nm迈进,很快就将进入"亚纳米"时代,同时也会对流行已久的成熟EDA方法学提出新的需求,其中最为关键的问题是在设计规则验证(DRC)和可制造性设计(DFM)等方面.     

全面分析45nm逻辑芯片工艺

东芝、索尼及NEC电子3家公司共同开发出面向高速逻辑芯片的45nm工艺技术.使用这种工艺试制的用于特性评估的测试芯片表明,跟65nm工艺相比,晶体管的延迟时间可缩短30%以上.而且,在两种工艺制成的芯片频率相同时,由于45nm芯片的电压降低,因此工作时的功耗可以减少到50%左右.由于芯片面积因为工艺发展而缩小,所以,即使算上新技术的投入费用,制造成本也有可能下降.东芝预计,使用这种工艺的高速逻辑芯片将在2007年末～2008年初开始生产.     

IBM中国市场ASIC设计攻略

目的，设计工程师们正面临着芯片设计难度大大增加的挑战。这些挑战包括：工艺方面的变化；低电压下电源噪声对性能的影响；功率密度增加引起的问题；随着工艺从130nm向90nm及65nm方向的发展，验证、物理设计、逻辑设计及光掩膜技术带来的设计成本增加；上市时间对厂商收入的巨大压力。来自IBS公司的数据表明，在快速发展和竞争激烈的市场上，如果产品上市时间延迟3个月，则收入损失可达27％；如果延迟为6个月，则损失最高将达47％．     

Acrel与UMC合作65nm eFIash FPGA芯片

Actel公司与联华电子宣布,双方已合作进行Actel次世代以Flash为基础的FPGA芯片之生产。此FPGA芯片将采用联华电子65nm低漏电工艺与嵌入式Flash（eFlash）技术,而此芯片已于联华电子12英寸晶圆厂成功产出。联华电子的65nm CMOS技术已于两座12英寸晶圆厂中量产,包含半导体产业内各主要领域,成品率经过验证的客户产品。联华电子的65nm嵌入式Flash技术已可接受客户导人设计,主要模块已准备就绪且已产出了功能芯片。     

一款百万门缀SOC芯片的可测性设到

本文介绍了一款基于65nm工艺的数字处理芯片的可测性设计,采用了边界扫描测试,存储器内建自测试和内部扫描测试技术。这些测试技术的使用为该芯片提供了方便可靠的测试方案,实验结果表明该设计的测试覆盖率符合工程应用要求。     

提高193nm ArF Stepper分辨率的几种技术

193nm ArF Stepper是量产90nm芯片的主流光刻机。在此基础上。综合采用浸入式光刻技术和增大数值孔径NA技术等。已制造出193nm ArF浸入式光刻机．它将是量产65／45nm芯片的主流光刻机。     

DFM流程面向65nm芯片设计

目前,业界的芯片设计水平正在由90nm向65nm迈进,很快就将进入"亚纳米"时代,同时也会对流行已久的成熟EDA方法学提出新的需求,其中最为关键的问题是在设计规则验证(DRC)和可制造性设计(DFM)等方面.     

Cadence新的定制IC设计功能加快大型复杂设计的量产化

Cadence公布了一系列新的定制IC设计功能,帮助芯片制造商加快大型复杂设计的量产化,尤其是在65nm及以下的高级节点工艺.这些经过实际生产证明对Virtuoso技术的提升,进一步强化了Cadence用于降低风险和提升生产力的同时管理几何尺寸与复杂性的全套解决方案.     

45nm工艺与先进的光刻设备

2006年是65nm芯片量产年和45nm芯片首推年。193nmArF浸没式光刻机将在量产65、45、32nm芯片中大显身手、大展鸿图。     

Xilinx ISE Design Suite 10.1体化方案提升生产力与设计性能

目前,FPGA设计已变得与固定架构芯片的设计一样复杂,门数量的增加和生产工艺的进步使FPGA走到技术的前沿。而随着FPGA设计复杂性的不断增加,及先进的45nm生产工艺带来的新的设计挑战,对工程师而言,能够提高设计性能、效率,并提供丰富功能的设计工具愈加重要。为此,Xilinx公司推出ISE Design Suitel 0．1版,为FPGA逻辑、嵌入式和DSP设计人员提供了Xilinx的整个设计工具产品线。     

65nm工艺下百万门级芯片的物理设计

随着集成电路工艺的发展,集成电路后端物理设计变得越来越复杂,遇到了很多新的挑战。本文介绍了一款65nm工艺百万门级芯片的物理设计过程,论述了在布局规划、电源网络规划、时钟树设计、信号完整性、可制造性设计等方面的解决方案,提出了设计方法学上的改进,提高了后端物理设计效率和芯片的良率。     

65nm工艺竞争超于激烈

世界主要半导体厂商的生产领域已可应用90nm工艺技术,为确保技术优势,已把竞争推向65~70nm级工艺,计划2005年推向量产阶段。Intel去年末已采用65nm工艺试制成SRAM产品,计划2005年后投入批量生产。东芝和索尼联手开发出65nm LSI,年初已生产出试制品,2008年上半年跨入大量生产。三星已开发70nm技术,计划年末在30nm生产线上量产4GbNAND闪存。台积电决定2005年前采用65nm技术开发出SoC平台。采用65nm工艺生产芯片,可使芯片上集成的晶体管数翻一番,性能提高,成本下降。因此,后起半导体企业年底前也须进入90nm以下的超微细加工领域,也是今后…     

SoC技术可减轻多种设计压力

便携式设备的销售商和设计师正处在降低成本和尺寸,同时增加功能性、添加更多特性以及对消费者需求作出快速反应的压力中。工艺技术的进步,如90nm和65nm,以及300mm晶圆等,通过把更多的特性和功能添加到更小的IC中,提升了满足大部分挑战的可能性。然而,利用这些新进展不是一个简单的事情。为应对这种挑战,工程师们将不得不转向SoC等设计方法,以充分利用提供给他们的技术。SoC设计方法已出现了多年,但只是最近才变得时髦起来,因为它现在被看作是一种解决这些设计难题的可行途径,尽管它也引入了新的挑战。利用SoC技术解决便携式设计中芯片…     

三星加大半导体制程技术研发力度

韩国三星公司最近显著加大了逻辑芯片制造技术的研发力度,该公司最近成立了新的半导体研发中心,该中心将与三星现有的内存芯片制程技术研发团队一起合作,进行新半导体材料、晶体管结构以及高性能低功耗半导体技术的研发。另一方面,三星旗下的芯片厂除了正在积极准备45nm制程芯片的量产,同时作为IBM技术联盟的一员,也在积极研发下一代32nm／28nm制程技术．