同步RS触发器工作特性的Multisim仿真

给出了具有置0、置1功能及不确定输出状态的同步RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置0、置1过程及不确定状态的产生过程。分析了同步RS触发器不确定输出状态的Multisim仿真方案。所述方法的创新点是解决了同步RS触发器的工作波形无法用电子实验仪器进行分析验证的问题。     

RS触发器不确定输出状态的分析

依据与非门的逻辑关系并考虑门的延迟时间,分析了基本RS触发器"不确定输出状态"产生的原因及条件,并在Multisim10仿真软件中用字组产生器产生所需的各类输入信号、用四踪示波器同步显示输入信号及状态输出信号的波形,验证了不确定状态的产生过程。从而全面、定量地描述了基本RS触发器的工作过程,有利于正确使用触发器。     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

利用基本RS触发器实现双CPU系统共享硬件资源

阐述了巧妙地利用基本RS触发器输入信号由违反约束条件变化成符合约束条件的瞬间，触发器的两个输出立即会变化成稳定的互斥状态的特点，可开发出多个输入信号竞争时只有一个有效状态输出的逻辑电路；并以双CPU系统共享随机存储器原理为例，介绍利用基本RS触发器解决双方访问硬件时的冲突问题，对其中的核心硬件电路工作原理进行了剖析。     

Multisim在触发器工作波形分析中的应用

介绍用Multisim仿真软件进行触发器工作波形仿真分析的方法,目的是探索触发器工作波形的仿真实验技术,即用Multisim仿真软件中的字组产生器产生触发器的时钟脉冲、数据输入、异步控制等多路信号,用Multisim中逻辑分析仪多踪同步显示触发器的各种输入及状态输出波形。并介绍了几种典型触发方式,不同逻辑功能触发器工作波形仿真分析时Multisim中字组产生器的设置方法。该软件可直观形象地描述触发器的逻辑功能和状态变化特点。所述方法的创新点是解决了触发器工作波形无法用电子实验仪器进行分析验证的问题。     

利用信号边缘对D触发器置位和清零

D触发器的置位和清零(S,C)端是以电平方式工作的。图所示电路,可以用信号的变化,使D触发器置位或清零。本例中D触发器IC_(1A),产生一个正跳变输出,表示缓冲器满。外部信号XFERIN及XFER OUT分别表示装入不装入(图中未标出)。但这两个信号不能直接控制D触发器IC_(1A)的状态,按图所示在电路中加入另一个D触发器IC_(1B)后,XFER IN由低电平到高电平跳变     

基于555定时器的同相输出施密特触发器

基于探索555施密特触发器电路构成及功能扩展的目的,分析了555定时器的功能,发现可用555定时器构成输出信号uO与输入信号uI相位相同的同相位输出的施密特触发器。介绍了电路构成原理、给出了电路参数的计算公式,全面、定量地描述了电路的工作过程。所述方法的创新点是,发现了555施密特触发器新的构成方式,将有利于系统地研究555施密特触发器电路的构成及设计方法。用Multisim仿真软件对几种类型的同相位输出555施密特触发器进行了仿真验证,结论是证明了所述方法的正确性。     

数字集成电路用于线性相位检测

使用双稳态触发器的简易鉴相器,其输出往往是模糊的,亦即触发器的初始状态、输入信号相对于基准信号的相位通常是不确定的。本文介绍一种使用两个JK触发器和三个双输入端“或非”门电路构成的鉴相器,可在0°～360°范围内提供不模糊的线性输出。该电路一个输入端的相位(可超前或滞后于另一个输入端)保持与双稳态触发器的状态无关,无论信号是否连续加到鉴相器。在多卜勒测距实验中,曾要求设计一个具有这种特性的鉴相     

CMOS数字集成电路原理与应用（五）

(五)触发器触发器有两个稳定的工作状态,有一个或两个输入端和两个互补输出端。当在输入端加入不同的触发信号时,就使输出状态发生翻转,所以称为触发器。当取消触发信号时,触发器保持其输出状态不变,直到接入另一种输入时输出时才发生改变,触发器可用来组成计数器、寄存器和存储器。按其功能,触发器可分为R—S触发器、D触发器、J—K触发器、单稳态     

同步JK触发器门级建模仿真讨论

同步JK触发器是“数字电路与逻辑设计”课程中重要的一种触发器单元。但目前教材给出的同步JK触发器的翻转状态是值得商榷的。关于同步JK触发器的仿真方面,网上的一些资料较为混乱,很多资料上对于JK触发器直接采用教科书上的结论进行行为级建模,虽然避免了初始状态的影响,但并不能真正反应JK触发器的真正功能。也有人采用与非门例化的方法对其进行门级建模,但仿真输出一直为一个不确定的状态。本文通过加入复位信号,使得触发器的当前状态为一个确定状态,从而能正确仿真。仿真和分析表明,翻转状态是值得商榷的,教科书也应据此进行更改。     

移位寄存器的Multisim仿真

介绍用Multisim仿真软件分析移位寄存器逻辑功能的方法,验证了4-D触发器构成的移位寄存器的逻辑功能。用Multisim仿真软件中的字组产生器产生的信号作为移位寄存器的时钟脉冲和输入数据,字组内容反映移位寄存器的输入信号和控制信号,用Multisim中的逻辑分析仪多踪同步显示各输入信号、控制信号和输出信号波形,直观地描述移位寄存器的工作过程。所述方法创新地解决了移位寄存器工作过程无法用实验仪器验证的问题。     

微分型单稳态触发器的Multisim分析

基于探索微分型单稳态触发器仿真实验技术的目的,采用Multisim10仿真软件对微分型单稳态触发器的工作波形进行了仿真实验测试,给出了Multisim仿真实验方案,分析了电路由稳态进入暂态、暂态期间电容C充电、暂态结束电容C放电恢复、返回稳态的工作过程,给出缩短恢复时间的改进设计方案。结论是仿真实验可直观形象地描述微分型单稳态触发器的工作特性,有利于系统地研究电路的构成及设计。     

利用Multisim实现RS触发器功能仿真测试

针对数字电路中触发器正常工作时出现的无序、不定、空翻等现象,提出了用Multisim软件进行虚拟仿真测试及消除。通过调整基本RS触发器的频率、占空比,仿真测试触发器不定状态的规律。利用同步（时钟）控制、限制RS状态、调整结构等多种仿真测试方法,观测消除无序、不定、空翻现象的效果。实践证明,利用Multisim仿真软件平台,能使理论知识与实际结果相印证,直观有效地测试各种复杂现象,生动形象地辅助课堂教学活动,是电子设计仿真的理想工具。     

JC型转矩转速传感器输出信号的处理方法

为从JC型传感器获得较准确的转矩转速信号,根据其工作原理寻找合理的信号处理方法,获得电信号和转矩转速信号的转换。采用PIC18F458单片机,通过对传感器输出两路正弦电信号进行放大、滤波及整形处理后并获得两个同频信号的方波,应用RS触发电路将两路正弦信号的相位差变为触发器输出脉冲的宽度。通过脉冲计数法测量方波信号的频率获得转速,利用等精度法检测RS触发器的输出脉冲宽度求取转矩,同时运用滑动平均提高信号的准确性和稳定性。实验结果表明,该方法可有效地测量转矩转速信号,且在电动汽车和机械动力装置仪器中具有实用价值。     

A novel high-speed sense-amplifier-based flip-flop

A new sense-amplifier-based flip-flop is presented. The output latch of the proposed circuit can be considered as an hybrid solution between the standard NAND-based set/reset latch and the NC-/sup 2/MOS approach. The proposed flip-flop provides ratioless design, reduced short-circuit power dissipation, and glitch-free operation. The simulation results, obtained for a 0.25-/spl mu/m technology, show improvements in the clock-to-output delay and the power dissipation with respect to the recently proposed high-speed flip-flops. The new circuit has been successfully employed in a high-speed direct digital frequency synthesizer chip, highlighting the effectiveness of the proposed flip-flop in high-speed standard cell-based applications.     

三态门逻辑功能的Multisim仿真方案

介绍了用Multisim仿真软件分析三态门工作过程的方法,目的是探索三态门工作波形的仿真实验技术,即用Multisim仿真软件中的字组产生器产生三态门的控制信号及输入信号,用Multisim中示波器、逻辑分析仪多踪同步显示三态门的各个输入信号及输出信号波形。并介绍了不同工作条件下仿真时Multisim中字组产生器的设置方法、字组产生器的字组内容如何反映三态门输入端的不同输入情况。结论是可直观形象地描述三态门的工作过程。所述方法的创新点是解决了三态门的工作波形无法用电子实验仪器进行分析验证的问题。     

基于CPLD/FPGA的多触发器逻辑功能模拟研究

利用FPGA／CPLD芯片高集成度、多I／O口特点，提供两种方法，通过设计输入、编译、仿真与硬件下载验证等过程，实现将基本RS、同步RS、D、JK触发器同时集成在一块FPGA／CPLD芯片中并模拟其逻辑功能。