宽带GaAs MMIC开关耦合器芯片设计

介绍了一种宽带开关耦合器芯片的研制。在GaAs pHEMT工艺平台上将宽带单刀双掷开关和兰格耦合器集成在一个芯片上,在实现二路功率分配功能的同时,还提供了在两个输出端口之间±90°相位切换的功能。该芯片频率范围覆盖6~18GHz,在整个频带内插入损耗<3.7dB,相位误差<14°,输入输出驻波比<1.8∶1。芯片尺寸1.5mm×3.0mm×0.1mm。详细描述了电路的设计流程,并提供最终的测试结果。该芯片具有频带宽、体积小、使用方便等特点,可应用于不同的微波系统。     

12GHz波段GaAs双栅MESFET单片混频器

研制了用于直播卫星接收机的12GHz波段GaAs双栅MESFET单片混频器。为了缩小芯片面积,把一个缓冲放大器直接与混频器的中频端口连接,而不采用中频匹配电路。混频器和缓冲放大器分开制造在两个芯片上,以便单独测量。混频器芯片尺寸为0.96×1.26mm~2,缓冲放大器芯片尺寸为0.96×0.60mm~2。混频器的双栅FET,以及缓冲放大器的单栅FET的电极间距很小。栅长和栅宽各1μm和320μm。在11.7～12.2GHz,带有缓冲放大器的混频器提供转换增益为2.9±0.4dB,单边带噪声系数12.3±0.3dB。本振(LO)频率为10.8GHz。低噪声变频器由单片前置放大器、镜象抑制滤波器,以及单片中频放大器与混频器连接构成。在同一频段,变频器提供转换增益为46.8±1.5dB,单边带噪声系数为2.8±0.2dB。     

120 GHz GaAs MMIC双平衡式基尔伯特混频器

作为低频段混频电路中的典型拓扑结构,基尔伯特单元在毫米波、太赫兹领域的应用较少,在Ⅲ-Ⅴ族化合物半导体单片微波集成电路(MMIC)设计中,超过100 GHz的基尔伯特混频器很少有文献报导。基于70 nm GaAs mHEMT工艺,设计了一款120 GHz的双平衡式基尔伯特混频器,同时对该混频器版图结构进行优化改进,提升了混频器中频差分输出端口间的平衡度。仿真结果显示该混频器在本振输入0 dBm功率时,在100~135 GHz频率范围内有(-7.6±1.5) dB的变频损耗,射频输入1 dB压缩点为0 dBm@120 GHz,中频输出带宽大于10 GHz,差分输出信号间的功率失配<1 dB,相位失配<4°。该芯片直流功耗为90 mW,面积为1.5 mm×1.5 mm。     

12GHz频段GaAs双栅MESFET单片混频器

用于直播卫星接收机中的12GHz频段GaAs双栅MESFET单片混频器已经研制成功。为了减小芯片尺寸,缓冲放大器直接连在混频器的中频输出端后面,而不采用中频匹配电路。混频器和缓冲器制作在各自的芯片上,以便能分别测量。混频器芯片尺寸是0.96×12.6mm,缓冲器芯片尺寸是0.96×0.60mm。用于混频器的双栅FET和用于缓冲器的单栅FET都具有间隔紧密的电极结构。栅长和栅宽分别是1μm和320μm。带有缓冲放大器的混频器在11.7～12.2GHz射频频段提供2.9±0.4dB变频增益和12.3±0.3dB单边带(SSB)噪声系数。本振频率是10.8GHz。将一个单片前置放大器、一个镜象抑制滤波器和一个单片中频放大器与混频器连接起来构成低噪声变频器。变频器在上述频段内提供46.8±1.5dB的变频增益和2.8±0.2dB单边带噪声系数。     

CES现场Pentium 4-M现踪影

英特尔在CES会场上展示了采用Pentium 4-M处理器的笔记本电脑,该处理器预计在本季推出。会场上英特尔展示了Toshiba、Gateway,及MicroPC等采用Pentium 4-M处理器的笔记本电脑。英特尔的一位专员表示,该芯片的钟频为1.5GHz,而搭配该芯片的笔记本电脑预计在本季会推出。此外还有消息人士指出,该芯片将会跑1.6GHz及1.7GHz。采用Pentium 4-M处理器的笔记本电     

DC～2GHz的GaAs单片反馈放大器

在低频FET放大器中,电阻反馈是一种卓有成效的方法,采用这种方法能同时获得好的超宽带增益平坦度和输入、输出电压驻波比。与简单的匹配电路相结合,这种电阻反馈电路可以设计通用目的实用放大器,其芯片面积要比用通常的匹配技术的芯片面积小得多。本文所描述的电路芯片面积为1.5×1.5mm,频率为5MHz～2GHz,增益为10dB±1dB,极好的输入和输出电压驻波比,饱和输出功率大于+20dBm。最小噪声偏置下的噪声系数近似2dB,相关增益为9dB。     

宽带单片低噪声反馈放大器

研制了0.6～6GHz单片GaAs FET低噪声反馈放大器。在该频带内,放大器芯片具有6dB增益,4dB左右的噪声系数。在1/2I_(ds)下,获得增益8dB,1dB增益压缩点为21dBm。以目前正在研制的1～10GHz两级单片芯片为例,讨论了这种放大器的设计,该放大器还可以进行级联,获得的总增益最高为50dB左右,纹波±1.5dB。     

低损耗氮化硅延迟线芯片及组件验证

光控相控阵技术有望解决传统相控阵雷达中电相移器带来的波束倾斜和波形展宽问题,基于光子集成技术的延迟线芯片与波束形成技术受到了广泛研究。本文研制了低损耗MZI步进型延迟线芯片,其延时步进6.4 ps,位数5 bit,最大延时量198.4 ps,波导损耗＜0.1 dB/cm。实现了芯片的模块化封装,延时状态切换速度优于100 μs,1~20 GHz工作频率范围,其电幅度一致性±4.5 dB,相位一致性±23°,光功率一致性±1.5 dB,延时量误差为-0.6 ~+2.0 ps。本文研制了八阵元光控波束形成网络样机,实现了从-35°到+35°的波束扫描,验证了基于低损耗氮化硅延迟线芯片的波束形成技术。     

Agilent 93000上的高速信号测试模块BIST Assist 6.4

1高速芯片及其测试 高速串行差动信号的传输在芯片设计和应用领域得到了越来越广泛的重视.如图1所示,在PC总线结构里有2.5GHz的PCI Express,还有1.5GHz的S-ATA,未来即将升到3GHz.芯片组的工作要基于大量的数据交互.随着主频和处理能力的提高,对总线上数据传输速度提出了更高的要求.     

12GHz微波单片低噪声放大器

<正> 南京电子器件研究所于1988年11月研制成12GHz微波单片集成两级低噪声放大器,封面插图为其芯片的SEM照片。在11.7～12.2GHz频率范围内,该放大器的噪声系数为3.1dB,相关增益为14dB。采用该所自编的计算机程序NAMP进行电路优化设计,在3.22×1.49×0.2mm芯片上集成了2个GaAs MESFET,6个MIM电容,8个空气桥及微带线电路。     

Ka 波段LTCC 三维带状线延迟线

首次采用低温共烧陶瓷（LTCC）技术的设计出频率在34.2 GHz 时相位延迟为32λg 和 1λg 的带状线延迟线。 延迟线具有低插损、低色散的特性。由于LTCC 独特的工艺特点,实现结构的小型化和结构紧凑性。文中设计的32λg 和 1λg 延迟线的尺寸分别为7 × 5 × 3 mm3和2 × 1.5 × 3 mm3。最终仿真结果也证明该方案的优越性：对于32λg 延迟线,在 34.2GHz 时插入损耗为3.39dB,在34.1-34.3GHz 频段内插损优于5.068dB,驻波小于2.1;1λg 延迟线,在中心频率34.2GHz 插入损耗为0.316dB, 34.1-34.3GHz 频段上优于0.317dB,驻波小于1.25。     

超低附加相移0.5GHz～18GHz六位数控衰减芯片设计

在简要介绍MMIC技术的基础上论述了使用ADS仿真软件设计超低附加相移0.5GHz～18GHz六位数控衰减芯片的方法。该衰减芯片由相对独立的六位衰减单元级联而成,在0.5GHz～18GHz频带范围内,插入损耗小于5dB,衰减精度不大于±(0.2+10%A)dB;步进为0.5dB;驻波不大于1.5;附加相移不大于±3.5°;电路芯片尺寸为2.4mm×1.2mm×0.1mm。采用TTL电平逻辑控制,开关速度小于20ns。芯片背面既是直流地也是射频地,可广泛用于相控阵系统。     

宽带GaAs FET放大器的计算机辅助设计

本文介绍了一种可用于宽带GaAs FET放大器设计的计算机辅助设计方法。给出了两种宽带GaAsFET放大器的设计与实测结果。4-8GHz放大器,功率增益G_p=33±1.5dB,带内噪声系数F_n≤3.7dB,8-12GHz放大器,G_p=30±1.5dB,F_n≤6dB。     

一种应用于多频接收机的宽带频率综合器

采用0.18µm 1P6M CMOS工艺实现了一种应用于多频接收机的整数分频频率综合器。该频率综合器为接收机提供频率分别为2.57GHz, 2.52GHz, 2.4GHz 和 2.25GHz的本振信号。为了覆盖要求的频点,其宽带压控振荡器同时采用了可变电容阵列和可变电感阵列。经测试,压控振荡器的频率调谐范围为1.76GHz~2.59GHz。对于频率为2.57GHz, 2.52GHz, 2.4GHz 和 2.25GHz的载波,在1MHz频偏处,相位噪声分别为-122.13dBc/Hz、-122.19dBc/Hz、-121.8dBc/Hz和-121.05dBc/Hz。其带内相位噪声分别为-80.09dBc/Hz、-80.29dBc/Hz、-83.05dBc/Hz 和-86.38dBc/Hz。包括驱动电路在内的芯片功耗约为70mW。芯片面积为1.5mm×1mm。     

（英）D波段InP基高增益、低噪声放大芯片的设计与实现

利用90-nm InAlAs/InGaAs/InP HEMT工艺设计实现了两款D波段（110~170 GHz）单片微波集成电路放大器。两款放大器均采用共源结构,布线选取微带线。基于器件A设计的三级放大器A在片测试结果表明：最大小信号增益为11.2 dB@140 GHz,3 dB带宽为16 GHz,芯片面积2.6×1.2 mm2。基于器件B设计的两级放大器B在片测试结果表明：最大小信号增益为15.8 dB@139 GHz,3dB带宽12 GHz,在130~150 GHz频带范围内增益大于10 dB,芯片面积1.7×0.8 mm2,带内最小噪声为4.4 dB、相关增益15 dB@141 GHz,平均噪声系数约为5.2 dB。放大器B具有高的单级增益、相对高的增益面积比以及较好的噪声系数。该放大器芯片的设计实现对于构建D波段接收前端具有借鉴意义。     

GaAs pHEMT工艺6～18GHz有源倍频器MMIC

基于GaAs pHEMT工艺,设计了一个6～18 GHz宽带有源倍频器MM IC,最终实现了较高的转换增益和谐波抑制特性。芯片内部集成了输入匹配、有源巴伦、对管倍频器和输出功率放大器等电路。外加3.5 V电源电压下的静态电流为80 mA;输入功率为6 dBm时,6～18 GHz输出带宽内的转换增益为6 dB;基波和三次谐波抑制30 dBc。当输出频率为12 GHz时,100 kHz频偏下的单边带相位噪声为-143 dBc/Hz。芯片面积为1 mm×1.5 mm。     

0.1～2.0 GHz 10W GaN单片行波放大器

报道了一款采用0.25μm GaN功率MMIC工艺研制的0.1~2.0 GHz超宽带功率放大器芯片。芯片采用非均匀分布式拓扑结构进行设计。在管芯栅极端设计稳定结构来提高电路的整体稳定性,在漏极端采用阻抗渐变的方式进行电路匹配,从而提高电路的效率。芯片漏压30 V、连续波条件下,在0.1~2.0 GHz频率范围内,线性增益大于18 d B,功率增益大于13 d B;在0.1~1.5 GHz频率范围内饱和输出功率大于10 W,功率附加效率大于55%,最高效率达到78%。芯片面积2.4 mm×1.9 mm。     

GaAs单片集总元件多级微波放大器

本文报导了用于RF和DC电路中用真正的集总元件实现的四级直接级联GaAs FET单片前置放大器芯片的成功进展。设计的芯片全部自偏置,而且芯片上包括了所有工作需要的、从单一漏电源供电的DC电路。设计基于平面结构的栅长标称为1μm叉指型的FET图形。器件制作采用选择离子注入工艺,制成的芯片面积是0.060×0.110in,厚0.015in。芯片给出大于20dB增益,带宽为2GHz,中心频率接近7GHz,已达到的噪声系数是6dB,输出功率在1dB增益压缩点上的典型值是+8dBm,三级互调截止点接近+20dBm。     

从战略防御转向战区防御的激光武器

本文使用DC-PBH半导体激光器(LD)芯片,研制了GHz级"蝴蝶"型LD组件。组件包括LD芯片,LD背光监测pin光电二极管,半导体制冷器和一个热敏电阻。使用高频等效电路和散射(S)参数进行了LD组件的微波设计。测试了研制的组件微波阻抗和小信号高频特性。组件的电谐振频率为3.34GHz,光响应的3dB带宽大于1.5GHz.其最高调制频率可达2.7GHz。     

20－44GHz 宽带倍频器单片集成电路的设计研究

摘要：本文采用0.15μm GaAs pHEMT工艺设计了输出信号带宽为20~44GHz的宽带倍频器。倍频器由三部分组成：将单端信号转换成差分信号的有源巴仑, 产生倍频信号的推－推结构的平衡倍频器和分布式放大器。输出信号功率在整个频段为12～17dBm。基波抑制比的典型值为－20dBc左右,该倍频器的偏置电压为±3.5V,直流电流为200mA。芯片的面积为1.5mm ×1.8mm。