低成本联想存贮器

本文描述两种高密度MOS联想存贮器单元的设计。第一种单元适合于数据管理应用,具有三种内部状态,包括不管(屏蔽)条件。第二种单元适合于并行处理应用,具有被选位写数的能力。两种单元都占用大约20密耳的硅片面积,允许在一个芯片上实现512位。采用可变电抗器自举作用来提高存贮结点电压以改进单元工作。对于使用相容的双极晶体管进行了讨论。     

电荷泵随机存取存贮器

用MOS晶体管作为负载电阻器的限制是众所周知的,要得到低的维持功耗就需要大电阻,从而要求器件面积大。在动态存贮器中,完全取消了负载电阻而避免了这个问题。单元状态利用寄生结点电容暂态保存至数据再生周     

高密度静态ESFI MOS记忆单元

去除触发器中的跨接和用二极管来选择单元,减小了静态MOS记忆单元的面积。这种单元具有互补晶体管、二极管和高额定值负载电阻,已用绝缘衬底上外延硅膜工艺(ESFI)实现;单元面积可以小到1500微米~2(2.4密耳~2),是到目前为止已知道的面积最小的静态MOS记忆单元。本文将讨论这种记忆单元的静态和动态特性,以及在大规模集成电路中的性能;为此目的,已在3.5×4.2毫米(140×170密耳)的面积上,做成了带有简单译码和读出电路的4096位的探索性存贮器。考虑所测量的数据,ESFI MOS存贮电路比动态MOS存贮器,在速度和功耗方面都显示出更好的性能,但其主要的优点是静态工作方式。     

大容量半导体存贮器

本文对采用双极晶体管技术的集成电路存贮器与采用各种绝缘门场效应晶体管(IGFET)存贮器进行了比较。P沟道IGFET存贮单元与双极晶体管存取电路结合,似乎能提供所希望的一些特性。文章考虑了存贮机构、单片设计、封装及互连等问题。在半导体存贮器中,梁式引线密封结工艺比其它封装和互连工艺有更大的优越性。 作者考察了兆位计算机存贮器设计中的某些问题,着重考察了有关功耗,互连、可靠性、维修、造价等问题。最后对基于现有技术的兆位半导体存贮器可能具有的特性与磁芯存贮器,平面薄膜存贮器和磁环线存贮器的特性进行了比较。从这些调查研究中得出结论:半导体存贮器不管在小容量或在大容量存贮器应用中都大有前途。     

附录F STARAN计算机系统

STARAN是一台用它的内存的所有的或所选出的字同时执行算术、搜索、或逻辑操作的数字计算机系统。STARAN区别于一般计算机在于有四个主要特点: ·多维访问阵列存贮器。 ·按内容访问的存贮器(联想存贮器) ·对存贮器的每一个字有简单的处理器。     

微程序计算机高速存贮器三态逻辑

引言 微程序计算机设计者一直采用固态随机存取存贮器作为缓冲存贮器和用只读存贮器来存贮微指令和程序常数。由于TTL(晶体管-晶体管逻辑)集成电路速度快,经常选用这种电路。 TTL器件阵列通常通过与总线连接来简化数据传送结构并使系统组件化。为此,采用     

40毫微秒的144位n-沟道MOS大规模集成存贮器

简介——描述MOS随机存取存贮器的特性和分析。研究出一种适用于规定的制造工艺,靠选择最佳的单元尺寸使周期时间最小的最佳化技术。这些考虑已应用于设计采用n-沟道器件的高速144位MOS大规模集成存贮器。该存贮器的写周期为40毫微秒,由于不理想的驱动脉冲波形,此写周期稍微比预计值大些。     

微处理器走向何方?

CMOS的回归 众所周知,计算机的逻辑电路元件是晶体管,晶体管分为双极晶体管和场效应晶体管两种。 微处理器中的逻辑元件主要采用的是MOS—FET,MOS—FET又分为n沟道MOS—FET和p沟道MOS—FET两种。 ECL(Emitter Coupled Logic,射极耦合逻辑)是差分放大器的一种。由于是让晶体管工作在有源区,所以开关速度非常快,一直是超级计算机所采用的一种电路。但是,因为有源区总有电流流动,所以电耗比较大。在采用ECL电路的超级计算机中,必须在各个处理器单元安装水冷装置,以控制处理器的温度升高。 在MOS的逻辑电路方面,现在的主流是将p—MOS和n—MOS互补组合起来     

三晶体管单元1024位500毫微秒MOS随机存取存储器

已经设计出一种作主存贮器用的半导体存贮阵列,对磁存贮工艺提出了强烈的经济竞争。本文提出的阵列是采用仅需4条互连引线的由三个最小几何尺寸MOS晶体管组成的新型高速动态存贮单元。单元集成为按512字×2位组织的带完整译码的1024位阵列。已经证明读周期或写周期为500毫微秒,存取时间为345毫微秒。在工作条件下,每位的平均功率损耗为200微瓦,每位的维持功率为30微瓦,每位的电池组功率为5微瓦。     

MOS存贮器的测试、筛选、组装、及其可靠性

MOS存贮器是大规模集成电路乃至超大规模集成电路的一个十分重要的领域,由于其工艺简单、集成度高、成品率高、具有较好的性能价格比,因此获得了迅速的发展,它在半导体存贮器领域中已占了主导地位。各种MOS存贮器的广泛应用,正在大大地改变着电子计算机及其他信息存贮、信息处理系统的面貌。 随着MOS存贮器的迅速发展,对其性能的测试、老化筛选、合理组装、正确使用,愈     

差错改正电路的设计

前言目前,作为计算机等信息处理装置的主存贮器,大都使用MOS半导体存贮器。在这些主存贮器中、往往使用差错改正代码(Error Correcting Codes;ECC)。在主存贮器中使用ECC的主要理由如下:1)把半导体存贮器用作主存贮器的最初阶段,效果是很差的。为了提高可靠性,采用了ECC。2)为减少用作主存贮器的每一存贮器集成电路封装的外引线数,采用了一位结     

伊利阿克Ⅳ的只读存贮器

引言 由于伊利阿克Ⅳ计算机操作速度高,指令库大和控制集中,所以使用了一个只读存贮器将指令翻译成控制信号。这些控制信号撒播到并联处理机阵列,逐步控制各处理机的操作。有260条指令,每一条都译成一个微序列(微程序)用于选取只读存贮器。每个微序列由1到69个微步(微指令)组成。 只读存贮器是一个晶体管交点矩阵并且是用分离晶体管配置在大型多层板上。存贮器容量是720字(微步)×280位(控制信号),周期时间是50毫微秒。     

只读存贮器的某些使用方法

本发明的范围 本发明涉及只读存贮器,这是一种能读出但不能写入数据的存贮器。本发明详细涉及到的存贮器其存贮元件是晶体管排列成的阵列或矩阵。例如,“1”可用一通导晶体管来表示,则“0”用一截止晶体管来表示。     

PERM计算机的磁心存贮器

现已制成一台 PERM 机用的全晶体管化的磁心存贮器,其容量为2048个字,每字是51个二进位,存取时间为8微秒。它有一些有功于经济性和较大工作可靠性的特点(如存贮矩阵中读出线圈穿线方法的简化,新的有效的读出放大器线路扣广泛使用间歇振荡线路)都将分别详细说明。该存贮器没有温度调节,并且不使用 PWD 脉冲(写后干扰脉冲),可靠工作的温度范围为15℃至45℃或者更高一些。存储器中约有650个晶体管和2180个二极管。功率消耗总共约360瓦。     

具有非线性映射能力的RAM式联想存贮器

本提出一种具有非线性映射能力的ＲＡＭ式联想存贮器，通过将二值输入模式分解分解成若干个子模式，并作为ＲＡＭ的寻址地址，来训练该联想存贮器，存贮编码采用相关矩阵方法，此ＡＭ作为异联想存贮器能成功地回忆，如ＸＯＲ，高阶奇偶校验一类高阶非线性问题，说明了映射能力对于模式划分行为的依赖性。     

用于实时控制的计算机系统L—3060

美国通用精密量具公司(General precision Lib-tascope)宣布开始研制一个属于世界上最快的晶体管计算机之一的行算机系统 L-3060(见框图)。该系统准备用于实时控制对象工作。整个系统采用插件结构,系统中装设有快速磁心存贮器,总容量为14.4万字,字长50位。该系统共包括四台计算机。自存贮器的取数时间为1.5微秒,在平均取数时间为0.75微秒时每秒可完成248万次操作。     

IBM—1604大型数字计算机

IBM一1604计算机是一台全晶体管化的大型数字计算机,每秒钟能执行100,000条指令。这台机器具有如下特性:全路线路都是可插式的;机器的标准化程度相当高,因而便于机器维护。例如整个机器的电源仅采用 20伏及-20伏两种。存贮器用磁心,其容量为32,768个字,由两相的定时系统控制。每相各控制存贮器的一半。存贮器中两个存贮周期可以互相重叠。因此,交替访问这两部份存贮地址时,存取周期可缩到3.2微秒,平均取数在4.8微秒以内可完成。     

重合选择MOS存贮阵列

在随机存取存贮器中利用MOS(金属氧化物半导体)存贮阵列具有低成本,高性能的特点。为达到此目的,本文叙述了采用64位重合选择MOS存贮阵列作为基本组件的一种方法。文中也讨论了器件和电路的描述,以及串扰问题。     

实现模式识别与回忆的联想存贮器

本文介绍了一个联想存贮器模型所必须具有的本质特征，并详细讨论了几种联想存贮器模型的基本原理。     

CMOS集成电路及其应用

<正> 一、概述 1.CMOS电路——八十年代的集成电路在半导体集成电路发展过程中,MOS电路与双极型电路一直在激烈竞争而又相互促进。对于MOS电路来说,主要的薄弱环节在于速度,CMOS电路就是MOS与双极型竞争的一种必然产物。七十年代大规模集成电路发展过程中,NMOS工艺成了“优选工艺”。微处理器、随机存取存贮器和只读存贮器等等大都采用NMOS工艺。到了七十年代后期,在NMOS工艺的基础上,CMOS工艺逐步完善,因而在速度、集成度和微功耗方面不断地创造新的纪