基于HyperLyrix的数字电路设计综合仿真方法

针对数字电路系统设计中存在的信号完整性、散热、电磁兼容性(EMC)等问题,结合Hy-perLynx仿真软件提出了一种综合仿真方法。通过雷达信号处理机的设计实例,详细描述了HyperLynx各仿真模块的功能和特点,为数字电路系统设计与仿真提供了重要参考。     

基于IBIS模型的FPGA信号完整性仿真验证方法

讨论了SRAM型FPGA信号完整性验证的必要性,提出了一种基于IBIS模型和HyperLynx软件的针对SRAM型FPGA器件信号完整性仿真验证方法,并以Stratix-2和Virtex-4两种类型的FPGA为例进行了实际仿真验证,分析了信号的有效数据宽度、电平幅值和传输速率等仿真验证结果,比较了这两种器件的信号完整性优劣,通过该仿真实例也验证了这种FPGA信号完整性仿真验证技术的可行性。随后对模型参数进行了仿真对比,得出造成器件信号完整性差异的内在机理,从而在设计上指导优化器件信号完整性性能。     

端接方法抑制反射的仿真及分析

传输线上的信号反射是造成过冲、振铃等信号完整性问题的主要原因,为解决高速信号传输过程中的反射问题,采用HyperLynx软件仿真分析反射端接技术。利用HyperLynx软件的前仿真工具Line Sim建立传输线模型,进行了源端串行端接、简单并行端接、主动并行端接、戴维南端接和并行RC端接等形式的源端端接匹配和终端端接匹配研究。仿真验证结果表明,端接技术可以有效抑制传输线上的反射噪声,改善高速电路的性能。     

基于HyperLynx的电视跟踪系统信号完整性分析

在HyperLynx环境下,对反射和串扰这两种常见的信号完整性问题进行了仿真分析,提出了反射和串扰的抑制方案以及差分线的布线策略,在此基础上对以TS201为核心的电视跟踪系统的设计进行了改进。测试结果表明,在系统设计中进行有效的端接和合理的布局布线,可以提高信号的传输质量,避免和减小信号完整性问题。     

基于FPGA的高速信号采集系统的信号完整性分析

以FPGA为核心构建了一个高速信号采集系统,结合该系统讨论了破坏信号完整性的原因及其解决方案,并借助器件的IBIS模型和HyperLynx软件进行了仿真分析,仿真结果说明解决方案有效可行.     

基于DSP的网络摄像机硬件设计和仿真

详细说明了基于TITMS320DM642DSP芯片的网络摄像机的硬件设计,并针对DSP系统实现中所涉及到的高速数字电路设计问题,如时序问题、信号完整性问题,通过采用IBIS模型,在HyperLynx仿真软件平台上布线前进行仿真,利用仿真结果作为布线的约束,并在布线后进行仿真,确保了正确性。实践证实,在高速设计中进行正确的时序分析及仿真可以保证高速PCB设计的质量和速度。     

HyperLynx在多FPGA系统设计中的应用

随着技术的进步，SoC（System—on-Chip）已经成为一种发展趋势，这对在FPGA上进行功能验证提出了更高的要求。而FPGA容量的增长速度远落后于ASIC芯片规模的增长速度，因此构建多FPGA系统成为唯一可行的解决方案。信号完整性使多。FPGA设计面临严峻挑战，通过HyperLynx仿真可以发现设计中的问题，对设计进行指导，保证了设计的成功，并有助于提高系统的性能。     

基于Hyperlynx的高速数据传输板SI研究

电子设计领域的快速发展,使得由集成电路构成的电子系统速度越来越高,PCB板的信号完整性问题已经成为高速电子系统设计能否成功的关键。本文介绍了信号完整性仿真的流程,并利用集成电路的IBIS等仿真模型以及Hyperlynx仿真工具等,对高速数据传输板的时钟和数据等关键信号进行了详细的信号完整性后仿真分析,验证了该高速数据传输板PCB布线设计的正确性。在工程应用中,该高速数据传输板运行稳定可靠,满足设计要求。     

信号完整性分析及仿真

现代科技飞速发展,高速数字电路已成为主流。随着系统工作频率和集成度的提高,信号完整性问题在高速数字电路设计中是至关重要的问题,本文对信号完整性中的反射和串扰两个方面进行了研究,并采用Cadence_Allegro工具设计了简单的数字仿真电路进行仿真分析,分析了解决反射的四种方法和解决串扰的两种方法,并在实际设计电路中进行了实践,表明仿真结果和实际应用一致。     

CPCI总线的信号完整性分析

介绍了高速电路信号完整性分析的基本概念，研究内容以及仿真软件，从保持信号质量的角度具体解释了高速并行CPCI总线的电气规范，并运用信号完整性仿真工具对电气规范中的几个重要规则进行了仿真分析，揭示了这些指标对于保持信号完整性的作用，阐明了高速总线信号完整性分析的重要意义。     

基于信号完整性仿真分析的传输电路板的设计

本文给出了一种对传输电路中多接收端联结的各种可能方案分别建模并进行信号完整性仿真和分析,从而确定最佳联结方案的电路设计方法。并讨论了运用信号完整性仿真辅助进行高速电路板设计的过程。     

高速PCB的仿真技术

利用IBIS模型进行板级信号完整性分析是一种简单、易用的分析方法。结合PCB设计的SI模型,介绍了几种板级信号完整性分析的方法,讨论了各种分析方法的利弊,确定了使用IBIS模型进行信号完整性分析和EMC分析。通过加载IBIS模型对P4主板的DDR信号线进行了仿真,并对仿真结果进行了分析,达到了验证设计规范的目的。     

DDR3系统混合建模与协同仿真

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但设计实现高数据率仍然比较困难.针对某自研处理器及服务器主板设计,采用混合建模方法,建立了由芯片I/O、封装、PCB、过孔、连接器和DIMM条组成的DDR3的全通道信号完整性仿真平台,通过频域仿真,比较通道中各种无源组件引入的插损和回损,通过时域仿真,分析各组件对接收眼图的不同影响程度,实现Chip,Package,PCB的协同仿真与设计优化,达到了预期指标.     

IBIS模型在移动微机设计中的应用研究

IBIS模型可以帮助设计者在系统板级或多板信号完整性约束的设计中获取准确的信息,以进行分析和计算.本文主要分析了IBIS模型在移动微机板参设计和在系统时钟设计中的应用.     

基于嵌入式逻辑分析仪SignalTapⅡ的系统调试技术研究

首先介绍了嵌入式逻辑分析仪SignalTapⅡ的基本原理和操作流程,并结合实例详细说明了SignalTapⅡ在系统调试过程中的应用。使用SignalTapⅡ对系统进行调试,解决了器件管脚不够或不方便外挂测试工具等软硬件调试的困难,避开了电路板测试时连接器引起的信号完整性问题。实验结果表明,该方法大大减少了系统调试、验证时间,缩短了设计周期,提高了系统设计的灵活性。     

高速数字电路的串音现象研究

在数字信号的高速传输中,信号完整性的问题已越来越受到硬件工程师的高度关注。串音现象是信号完整性的问题之一,随着印刷电路板的布线密度增加,尤其是长距离并行线的布局,更容易发生串音现象。从上升沿时间、跨分割平面、传输模式、中间保护线是否接地四个方面阐述了影响串音的因素,并提出了相应的解决方法。     

DDR3时序分析与设计

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但其时序的分析与设计实现仍然比较困难。针对某自研处理器及服务器主板设计,简要介绍了DDR3源同步信号传输的基本原理,使用时域信号仿真工具,量化分析了DDR3系统通道中影响时序的主要因素,并对DDR3的写操作时序进行了分析与裕量计算。仿真结果表明,信号占空比失真程度随着信号ODT值的改变和同时开关的I/O数目增加加剧了3%～5%,而串扰引入的时序偏斜可达218ps。