共查询到10条相似文献,搜索用时 788 毫秒
1.
2.
设计了一种用于高速CMOS图像传感器的列并行标志冗余位(RSD)循环式模/数转换器(ADC)。该ADC在每次循环中采样和量化输入信号同步进行,速度比传统的循环式ADC提高了1倍。利用电容复用技术,对于像素输出信号的相关双采样(CDS)操作和精确乘2运算,将仅使用1个运放和4组电容来实现,减小了芯片面积。通过0.18μm标准CMOS工艺完成了ADC电路设计和仿真。SPICE仿真结果表明,在4 MS/s的采样速度和1.8 V电源电压下,ADC的SNDR达到55.61 dB,有效位数为8.94 bit,功耗为1.34 mW,满足10 bit精度高速CMOS图像传感器系统的应用要求。 相似文献
3.
4.
应用于CMOS图像传感器的低功耗电容缩减循环ADC 总被引:1,自引:0,他引:1
提出了一种应用于CMOS图像传感器的低功耗电容缩减型循环ADC。该ADC在最高有效位(MSB)量化结束后,采样及反馈电容值减为之前的一半,使ADC中开关电容电路的功耗相应减少。同时该ADC在采样阶段应用运放消失调技术,对运放失调电压的敏感度降低。在0.18μm CMOS工艺下应用该结构设计了一个11 bit、833 kS/s的循环ADC。Spectre仿真表明,该ADC的信噪失真比(SNDR)为64.49 dB,无杂散动态范围(SFDR)为68.38 dB,在1.8 V电源电压下的功耗为270μW。与传统结构相比,该ADC的功耗降低了32%。 相似文献
5.
A 6-bit 2 GS/s ADC was implemented using a 65 nm digital CMOS technology.The design is based on a single-channel flash ADC architecture,and utilizes interpolating and averaging techniques.A two-stage CML-CMOS high-speed hybrid comparator is designed for optimal speed and power performance.The total power consumption of the converter is 52 mW and the area is 0.24 mm2.The ADC achieves 42.5 dB SFDR and5.2 bit ENOB at input frequency of 123 MHz,and at Nyquist frequency 37.67 dB SFDR and 4.9 bit ENOB. 相似文献
6.
7.
《计算机测量与控制》2012,(7):1752
针对高速高精度的应用需求,我公司推出采样率从1MS/s到150MS/s,精度从8bit到16bitPXI/PCI-85XX系列数字化仪,板卡搭配低相噪数字时钟芯片、精密校准电路及高性能ADC,使其具有高精度、低噪声和高动态范围的性能。 相似文献
8.
《工业控制计算机》2003,(6)
日前,德州仪器公司(TI)宣布推出了低功耗、低价位的数据采集系统ADS7871,集成了14位、48k采样/秒的逐次逼进(SAR)模数转换器、四通道差分/八通道单端的多路复用器(MUX)、可编程的增益放大器(PGA)、高精度的参考电源、参考源缓冲放大器、片上时钟发生器以及用于控制及数据传输的串行接口。PGA可提供高输入阻抗、卓越的增益精度、良好的共模抑制以及极低的噪声。对于普通信号而言,在信号源与ADC输入之间不需要外部放大或阻抗缓冲。PGA的失调电压可自动归零,从而可提供卓越的长期DC稳定性。1、2、4、5、8、10、16及20V/V的增益可使1… 相似文献
9.
<正>ADI最新推出18款分辨率为10~16bit的高功效模数转换器(ADC)。这些新型ADC针对低功耗通信、工业、便携式电子产品和仪器仪表设备而设计,与许多同类竞争ADC相比,功耗降低了60%,但仍具备一流的噪声性 相似文献