Verilog HDL硬件描述语言及其应用简介

介绍Verilog HDL硬件描述语言及其优点，并通过一个简单设计实例详细介绍了用Verilog HDL硬件描述语言和Verilog Pro、ISE工具开发FPGA的流程。     

手把手教你学CPLD／FPGA设计（七）

Verilog HDL硬件描述语言 Verilog HDL是一种用于数字系统设计的硬件描述语言,它可用来进行各种级别的逻辑设计,以及数字逻辑系统的仿真验证、时序分析和逻辑综合。Verilog HDL是目前应用最广泛的一种硬件描述语言。     

在FPGA中实现交通灯控制系统的设计

伴随着中国经济的快速发展,城市规模越来越大,机动车辆越来越多,给城市交通带来了巨大压力。而传统交通灯控制系统是通过采用中小规模集成电路,或者是采用单片机和PLC等控制芯片进行设计,从而存在控制精度低、电路设计复杂、系统维护困难、成本居高不下等问题。本文采用FPGA的cyclone II芯片,用Verilog HDL硬件描述语言,通过Quartus II软件进行综合仿真,对各功能模块进行设计,然后通过连线组合各底层模块来实现顶层模块设计。     

边界增强算法的硬件实现

通过对应用于图象处理的边界增强算法的研究,结合目前世界上流行的硬件描述语言Verilog HDL的设计,将边界增强算法用硬件电路模块的形式来实现。此硬件电路采用流水线结构,关键运算部件采用复用形式,以提高系统处理效率。     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.     

基于FPGA/CPLD的占空比为1:n的n分频器的设计

CPLD和FPGA都是可蝙程逻辑器件，利用他们进行数字系统设计具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点。Verilog HDL是目前应用最为广泛的硬件描述语言之一，可以用来进行各种层次的逻辑设计．也可以进行数字系统的逻辑综合、仿真验证和时序分析。简要介绍了CPLD／FPGA器件的特点和应用范围，并以占空比为1：5的5分频器的设计为例，介绍了在Max＋Plus Ⅱ开发软件下．利用Verilog HDL硬件描述语言设计数字逻辑电路的过程和方法。最后给出了仿真波形。     

SVN在Verilog HDL开发过程中的应用

Verilog HDL是最为流行的硬件描述语言之一.在其开发过程中,存在参与人员多,程序变更混乱等问题,因此,选择合适的版本控制工具是很有必要的.通过分析版本控制工具SVN的特性,提出利用SVN版本控制系统对Verilog HDL开发过程进行管理,以达到高效、便捷的目的.应用结果表明,该方法为团队协作编写Verilog HDL提出了一个切实可行的方案,为版本管理提供了可行规范.     

FPGA／CPLD系统多种形式分频器的设计与实现

介绍了FPGA／CPLD器件的特点，并通过Altera公司的Quartus Ⅱ4．2软件开发平台，利用Verilog HDL硬件描述语言输入方式和原理图输入方式，给出了可预置任意整数分频器、半整数分频器、小数分频器及具有时序关系的多路分频器的设计方法。     

基于Verilog HDL的FIR数字滤波器的优化设计与仿真

对FIR数字滤波器基于Verilog HDL的实现进行了研究,在分布式算法的基础上进行了改进,设计了32阶常系数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计,使用Synopsys VCS作为仿真工具对设计进行仿真和验证,在Synopsys公司的Design Compiler下进行综合。结果表明,该设计既保证了运行速度又节省了芯片的面积,可以广泛应用于数字集成电路的设计中。     

基于FPGA的中值滤波快速算法的设计与实现

介绍了一种适合于硬件实现的快速图像中值滤波算法,给出了用Verilog HDL硬件描述语言在ALTERA公司的CycloneII器件上实现的系统设计方案及仿真结果。该方法可在图像预处理系统中获得良好的滤波效果,并可满足其实时性要求。     

基于Verilog HDL的可综合有限状态机设计

Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。     

基于FPGA的SD卡控制器设计

以FPGA为平台,设计了采用SPI接口的SD卡控制器.整体设计用Verilog HDL硬件描述语言实现,同时采用数据缓存(First In First Out,FIFO)技术解决实际应用中的时序问题,最终实现了整体设计功能.本设计充分发挥了FPGA所具有的开发周期短、处理能力强等特点,已成功应用于音频芯片采集的数据存储...     

基于FPGA的CAN总线控制器设计

使用Verilog HDL硬件描述语言完成了对CAN总线控制器的设计,能够实现符合CAN2.0A协议的所有功能.本总线控制器的外部接口采用Altera公司开发的Avalon总线接口,增强了控制器的应用灵活性.本设计使用Modelsim软件完成了功能仿真和时序仿真.     

USB2.0控制器CY7C68013与FPGA接口的Verilog HDL实现

USB(通用串行总线)控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA(现场可编程门阵列)和DSP(数字信号处理器)等提供了简单和无缝连接接口而得到广泛使用,介绍了此控制器与FPGA接口的控制和HDL(硬件描述语言)实现方法.利用CY7C68013控制器的Slave FIFO从机方式,用Verilog HDL在FPGA中产生相应的控制信号,实现对数据的快速读写.试验结果表明此方案传输速度快、数据准确,可扩展到其他需要通过USB进行快速数据传输的系统中.     

由C++到Verilog实现数字逻辑设计的方法

通过介绍C++语言配合VerilogHDL来进行数字逻辑设计的模式,提出了一种由C++到Verilog来实现逻辑设计的崭新方法此方法从系统设计(虚拟机)入手,用C++来搭建所需要的系统模型,再由Verilog与C++的一致性转化,将软件设计精确地转化到硬件级上,使得逻辑设计向上可进行软硬件的联合仿真,向下能够实现物理级延伸通过该方法可有效地避免SOC设计中从系统到物理实现在转化过程中产生的逻辑不一致在简叙C++的语言特性后,将Verilog与C++进行了对比分析,给出了两种语言之间进行转化设计的实现方式结合数字信号处理器的设计,对此方法进行了设计应用,最终通过比对C++与Verilog两者的仿真数据文件,对两种层次系统描述进行了测试验证     

基于NORFLASH的大容量数据存储与传输

针对在高速调制波形产生过程中大容量调制数据传输和存储的问题,提出了基于Virtex-6 FPGA采用USB设备和NORFLASH进行大容量数据传输与存储的设计方案。采用Verilog HDL硬件描述语言设计了SLAVE FIFO控制接口,以及NORFLASH擦写、读取控制器,实现了USB设备与NORFLASH之间6 Gbits的大容量数据的存储和回放验证。硬件测试结果表明,所设计的控制器工作稳定可靠,且具有较好的可移植性。     

基于AHB总线的DMA控制器的实现与应用

通过对AMBA2．0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用硬件描述语言（Verilog HDL）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。     

Verilog HDL代码描述对状态机综合的研究

verilog HDL语言在芯片设计中应用广泛，而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计，探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响，最后通过一个序列检测器的设计进行实例说明，