共查询到20条相似文献,搜索用时 781 毫秒
1.
本文主要阐述包括Litho、CMP(ChemicalMechanicalPlanarization)等加工工艺相关的DFM规则检查对于28nm设计的必要性,及如何利用Cadence的LPA(LithoPhysicalAnalyzer)与CCP(CadenceCMPPrediCtor)工具在设计实现阶段排除DFM问题,避免流片阶段因为DFM规则违例的修复带来昂贵的设计开销。考虑到IP或模块应用的可重复性,所以模块级DFM检查的准确性及易操作性对于后续的全芯片的DFM设计快速收敛非常重要。本文阐述28nm设计模块级DFM分析流程的同时,涉及的内容还包括DFM检查在物理设计流程中集成及模块与顶层设计之间DFM分析快速收敛的实现方法。 相似文献
2.
王文利 《现代表面贴装资讯》2008,(4)
本文介绍了电子产品可制造性设计的含义,分析了在电子产品设计中应用DFM技术的背景,对在电子产品开发过程中采用DFM技术对产品设计进程、成本、质量、加工效率、产品上市的积极作用进行了讨论,总结了电子产品DFM设计的主要内容和主要关注点,最后给出了DFM设计案例,印证了在电子产品开发中进行DFM设计的重要性。 相似文献
3.
一直以来,EDA在电子设计业的发展过程中起着不可或缺的重要作用。文章将分析行业未来的挑战和发展趋势,及EDA厂商最新的解决方案和中国市场战略部署。全文分两大部分,上期介绍了EDA厂商在系统级设计、验证强化及DFM领域的解决方案,本期将介绍他们的低功耗设计方案、PCB板级设计工具,及其中国战略。 相似文献
4.
提出了一种面向系统级封装(SiP)的片上和板级协同设计方案,提升了电路的ESD性能。该SiP系统集成了若干驱动放大器、ADC和电阻电容。虽然集成的芯片引脚均可满足2 000 V的HBM ESD能力,但因为封装尺寸为0402的高精度薄膜电阻会受到损伤,所以SiP仅能承受600 V的ESD冲击。在SiP中增加了高速开关二极管1N4148,以泄放ESD冲击电流,使得该SiP集成电路系统的ESD能力从600 V提升至2 500 V。片上与板级协同设计方法能显著提升产品的可靠性,可广泛应用于SiP产品中。 相似文献
5.
DFX技术与电子产品设计 总被引:1,自引:0,他引:1
本文主要通过对电子产品设计中的的一些问题的观察和分析,结合DFX技术的特点,主要介绍了DFM技术在电子产品设计与电子装配中的应用;强调通过DFX与电子产品设计的结合,将有助于提高产品投入市场的效率,有效减少因产品设计不合理和不可靠给市场的拓展和产品发展潜力带来的压力. 相似文献
6.
一直以来,EDA在电子设计业的发展过程中起着不可或缺的重要作用。文章将分析行业未来的挑战和发展趋势,及EDA厂商最新的解决方案和中国市场战略部署。全文分两大部分,本期将首先介绍EDA厂商在系统级设计、验证强化及DFM领域的解决方案,下期将介绍他们的低功耗设计方案、PCB板级设计工具,及其中国战略。 相似文献
7.
面向工程协同设计与实现的群体决策支持系统研究 总被引:3,自引:0,他引:3
将群体决策支持系统技术引入工程协同设计与实现,提出了面向工程协同设计与实现的群体决策支持系统层次结构,实现了模型库系统、知识库系统、数据库系统、交互系统、系统集成方法和系统运行的协调控制。以某实际产品协同设计与实现为背景,实现了产品设计、仿真的工作流建模、并行协同机制以及应用软件模型化方法。为新产品设计与研制提供一个集成开发平台。 相似文献
8.
介绍DFX的基本概念,阐述基于并行设计思想的电子产品可制造性设计的含义,分析在电子产品开发中应用DFM技术的背景和意义,对DFM技术对电子产品设计进程、成本、质量、加工效率和产品上市时间的积极作用进行深入讨论,重点介绍电子产品DFM设计的主要内容和关注点,分析电子产品研发中实施DFM的流程、方法与平台,最后给出通过DFM设计优化来提高板材利用率和解决工艺缺陷的两个案例,验证电子产品开发中进行DFM设计的重要性和意义. 相似文献
9.
10.
11.
电子产品的可制造性分析正在受到越来越多的重视,但是实施可制造性是个非常复杂的费时费力的过程,通常要具备丰富经验的技术人员付出繁重的劳动,尽管如此,由于人的主观性,很多的问题仍旧遗漏到了新品试制和投产阶段,降低了DFM的效果.正是由于这个现状,华莱公司提供了他们DFM的优秀工具Trilogy 5000,我们结合本公司的实际,重点对其可制造性模块进行了推广应用,使之成为PCB设计之后投产之前进行自动评审的有力工具,提高了单板设计的一次成功率. 相似文献
12.
13.
14.
Ahmer Syed Hun Shen Ng Rex Anderson Choong Peng Khoo Boyd Rogers 《Microelectronics Reliability》2010,50(7):928-936
Through an aggressive product development program which includes experiment and simulation, Amkor has developed the next level of WLCSP (CSPnl™), a product which exhibits superior board level reliability when subjected to drop impact, a strong requirement for portable electronics. Failure mechanism of WLCSP under drop test has been established. Depending on type of WLCSP and test board design, three primary failure modes can be observed, i.e. copper (Cu) board trace crack, Cu RDL (redistribution layer) vertical crack and Cu/Under Bump Metallization (UBM) delamination. CSPnl can exhibit distinct failure modes under different test board and/or CSPnl designs, resulting in a vast difference in drop test lifetimes. The primary failure mode is shifted whenever the weakest link is removed through design improvement. This paper will focus on detailed analysis of copper board trace crack under drop test, using an integrated approach of testing, failure analysis, material characterization and modeling. Board design guidelines are formulated to understand the effects of I/O position, board trace routing direction, board trace width, tear drop design, PCB pad size, stack-up thickness, and alloy materials on board trace reliability. Comparison is also made on possible impact on Cu RDL reliability. 相似文献
15.
电子产品PCB的可制造性设计,就是在产品设计时充分考虑生产流程、设施能力、设备性能和工艺特性对产品进行生产适应性的一种设计。可制造性设计可以提高生产效率和改善产品质量。文中总结了生产实际中的经验,对于电子产品设计及教学有一定的指导作用。 相似文献
16.
The application of the design for manufacture (DFM) approach to the design of printed circuit boards is discussed. A system of design rules is used to ensure that designs meet manufacturing-related needs. The rules capture the requirements of factory processes, so that the needs of manufacturing are considered automatically in the design process. Further, they are flexible, and can be easily adapted to the requirements of different products, factories, and manufacturing processes. Bare-board testing and in-circuit test audits are run to ensure that the board will be testable after fabrication and assembly 相似文献
17.
18.
Lu J.-C. Holton W.C. Fenner J.S. Williams S.C. Kim K.W. Hartford A.H. Chen D. Roze K. Littlejohn M.A. 《Electron Devices, IEEE Transactions on》1998,45(3):634-642
As future technology generations for integrated circuits continue to “shrink”, TCAD tools must be made more central to manufacturing issues; thus, yield optimization and design for manufacturing (DFM) should be addressed integrally with performance and reliability when using TCAD during the initial product design. This paper defines the goals for DFM in TCAD simulations and outlines a formal procedure for achieving an optimized result (ODFM). New design of experiments (DOE), weighted least squares modeling and multiple-objective mean-variance optimization methods are developed as significant parts of the new ODFM procedure. Examples of designing a 0.18-μm MOSFET device are given to show the impact of device design procedures on device performance distributions and sensitivity variance profiles 相似文献
19.