嵌入式实时MPEG-2以太网传输系统的设计

介绍了一种实时MPEG-2以太网传输系统的设计方案,它由硬件MPEG-2编/解码卡和基于ARM处理器的嵌入式系统卡构成,前者用于视音频的实时压缩编码和解码,后者将MPEG-2数据流进行IP封装和解封装,还分析了IP网络传输对接收端MPEG-2解码视音频的影响,并设计了一些测评方法对系统进行了相关测评.     

连云港有线电视基站远程监控系统方案

本文介绍目前的远程监控系统已经摆脱了传统的视音频及控制总线传输控制方式,而采用了基于MPEG-2、MPEG-4编解码技术,利用宽带IP网络对远距离地点设施监视控制。     

网络化多媒体实时监控系统的应用研究

采用MPEG－1编码解码国际标准和TCP／IP网络协议,在网络环境下,实现视音频信息和控制数据的网上传输。介绍了网络化多媒体实时监控系统的的构成、工作原理和功能特点,并对视音频实时编码技术和网络编程技术进行了详细探讨。     

应用于SoC的低功耗MPEG-1／2音频解码IP

文章设计了一个低功耗、可复用、MPEG-1／2 LayI／Ⅱ／Ⅲ音频解码IP核。该IP核主要应用于包含一个CPU的嵌入式多媒体处理系统。该IP核包含了一个Software-Core和一个Hardware-Core,在两者的配合下,可以在非常低的时钟频率下高精度解码MPEG-1／2 LayI／Ⅱ／Ⅲ音频码流。在实时解码128kbps／44．1kHz MPEG-1／2LayerⅡ码流时,Hardware-Core工作在5．6448MHz,Software-Core工作在8MHz。文章最后给出另一个该IP在典型SoC系统中的应用。Hardware-Core在CMOS0.18μm工艺下,芯片面积为1520μm×1280μm。     

可分级视频编码的MPEG-2传输流封装及其应用

为了在实际的应用中使用H.264/SVC编码标准的可分级特性,需要制定一套可行的分级视频网络传输的封装格式和传输机制.在分析SVC码流结构和MPEG-2系统层协议的基础上,重点研究了如何利用MPEG-2的系统层也就是传输流在IP网络中实现SVC视频的传输方案.     

高清晰度DVD＋DVR系统的实时实现技术

文章利用MPEG-2空间域编解码的结构,提出了一种实时实现DVD播放功能和电视信号/复合视音频信号的编码、存储和随机解码播放技术的数字录像机(DVR)多媒体系统。该系统的编码采用量化参数与各帧图像归一化活动系数相乘的自适应量化阶来调整图像的量化水准,使DVD+DVR回放的图像质量保持了MPEG-2的高清晰度。     

MPEG-2传输流中的PCR分析

本文介绍了时间标签PCR在MPEG-2数字电视传输系统中进行视音频同步的作用,着重说明了PCR的原理。包括PCR在编码端的生成、传输及解码端的接收和系统时钟的恢复,描述了DVB广播中PCR可能出现的错误及产生的影响,最后,按照TR101290标准借助码流分析仪介绍了检测PCR错误的基本操作。     

数字电视系统中Internet与广播电视网的融合研究

电视广播网以广播方式传输数据,具有实时性强,传输质量高等特点;互联网以IP包为基本数据格式,网络层之上的数据包封装灵活,用户接入方便等特点。本文首先分析如何在MPEG-2的广播网上提供IP数据业务和Internet上传输视频类数据,并采用M/M/N排队论分析一个城市的MPEG-2广播网部署VoD系统的服务性能,最后根据两个网络的性能和所传输数据格式的特点,提出了一种两网融合的数据传输方案。     

基于以太网传输MPEG-2码流的协议研究

从以太网作为MPEG-2码流传输的承载体出发,提出了一种新的基于以太网链路层传输MPEG-2码流的协议.阐明了新协议的构架和现有IP协议的关系,并在标准以太网帧结构基础上对此协议的封装进行描述和定义.对使用该种协议传输数字电视MPEG-2码流的服务质量进行分析,提出了一种较为切实可行的传输服务策略.仿真实验验证了采用该协议在一定网络负载下传输MPEG-2码流的可行性.     

MPEG-2视频系统纠错编解码的FPGA实现

针对MPEG-2传输流,提出了在通信信道传输时结合交织的纠错编解码方案,并完成硬件实现.纠错编码部分包括RS码、卷积交织和增信删余卷积码,采用硬件描述语言VHDL作设计输入,使用现场可编程门阵列FPGA实现.纠错解码部分主要采用专用解码芯片实现.结合了纠错技术的MPEG-2视频系统使传输误码率从10-2～10-3降低到10-7～10-8,该系统已经应用于实时监控中,性能良好.     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

基于微处理器核的媒体系统芯片结构设计

围绕基于微处理器核的AAC解码器结构设计展开讨论，对IP定制、数据通路及存储设计进行了研究，并成功开发了一个基于微处理器核的MPEG-4AAC解码系统芯片。     

基于嵌入式Linux的网络视频实时监控系统

介绍一种基于嵌入式Linux的网络视频实时监控系统。该系统采用客户／服务器结构,应用MPEG-4硬编码压缩方案和RTP／RTCP协议,通过TCP／IP协议进行网络通信。实现了用户对单／多个网络摄像头的同时监控,还可进行远程控制和管理,并具有运动检测和报警联动功能。     

基于FPGA的数字高清晰度电视视频解码器的设计和实现

本文介绍了一个能实时解码基于MPEG-2的高清晰度电视(HDTV)编码流的视频解码器的设计方案及其实现。在设计中采用大量FPGA以及能实现高速处理的并行处理技术和流水线工作方式,并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径。论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。     

HDTV中MPEG-2实时解码器的错误处理实用新算法研究

论述了国内外高清晰度数字电视中的ＭＰＥＧ－２实时解码器的错误处理的研究现状及其典型算法,提出了错误处理实用新算法的研究思路。算法研究与ＨＤＴＶ视频解码器硬件研制紧密结合,为国家重大项目－ＨＤＴＶ功能能样机研制直接提供算法支持。     

基于ARM926EJ-S的MPEG-4软解码器的优化与实现

MPEG-4解码器的软件实现是嵌入式应用领域的热门研究课题。但是由于MPEG-4解码系统庞大的数据处理量和嵌入式微处理器处理能力不高的矛盾致使软解码的速度非常低。对此,根据MPEG-4软解码系统的特性及当前嵌入式领域主流微处理器ARM核的特点,研究了一种基于ARM9微处理器上实现MPEG-4软解码的算法优化方法和实现方案。详细介绍了优化的三个方面,包括软件结构优化;对数据处理较多模块编写ARM汇编函数替换;对关键模块寻找快速算法和并行处理算法等。实验结果表明优化后的算法在ARM9微处理器平台上对QVGA格式的MPEG-4码流播放速度由优化前的10 f/s提高到了37 f/s,完全实现了流畅播放,具备很高的实用价值。     

一种用于 HDTV集成解码芯片的I/O控制策略

数据的存取控制是系统集成芯片软硬件协同设计中的关键环节。许多文献都给出了对 ＭＰＥＧ—２ ＭＰ＠ＭＬ视频解码器的Ｉ／Ｏ控制策略，但是很少涉及如何有效地存取ＭＰＥＧ—２ＭＰ＠ＭＬ的数据，特别是如何控制包含系统层、视频和音频三个部分进行解码的集成解码芯片的数据输入输出。本文通过详细的分析和计算，结合不同类型数据传送的特点，提出了一种有效的用于这种集成解码芯片的Ｉ／Ｏ控制策略，在增加有限的芯片引脚的情况下，简化了数据输入输出的控制逻辑，降低了片上用于Ｉ／Ｏ控制的逻辑资源。     

A real-time video transport system for the best-effort Internet

It is a challenging problem to design an efficient real-time video transport system for the present best-effort Internet because of the strict bandwidth, loss and time constraints and the lack of quality of service (QoS) guarantees from the present IP networks. This paper presents an end-to-end system architecture based on the MPEG-4 Delivery Multimedia Integration Framework (DMIF) for transporting real-time live video over the Internet. The key features of the system include: (1) MPEG-4 DMIF-based terminal architecture; (2) combination of an end-to-end feedback control mechanism and a rate-adaptive encoding algorithm for the best use of the Internet; (3) a robust and efficient packetization scheme for the MPEG-4 bit-stream by using the resynchronization marker approach specified in the MPEG-4 standard; and (4) efficient error control algorithms adopted at the end systems for visual quality enhancement. Simulation and test results using the actual Internet showed that our system is capable of utilizing the available network resource and achieve good perceptual quality at the application level.