SF-MAX-Log-MAP并行译码算法及其应用研究

Turbo码作为LTE系统的编码方案之一,其译码方法的选择对Turbo码的性能与实现具有重要影响.为满足LTE系统对译码实现方案的低复杂性和低时延要求,文章在SF-MAX-Log-MAP算法和并行译码算法的基础上,对该两种算法进行了结合,并在LTE系统中进行了误码率性能仿真.通过仿真表明:SF-Max-Log-MAP并行译码算法,不仅使Turbo码的译码性能接近于传统的Log-MAP并行译码算法且减小了译码过程中的计算量,进一步降低了译码时延,是一种有效译码算法.     

高效LDPC码译码算法研究

低密度奇偶校验(low-density parity-check,LDPC)码是最接近香农极限的纠错码之一,它因具有优良的性能而被国际通信标准组织广泛采用.首先介绍了LDPC码的背景和相对于其他纠错码的优势所在,然后对高阶调制的译码算法所使用的SPA算法和最小和算法进行了深入分析,并针对使用移动衰落信道时可能会产生的影响提出了一种均衡算法(基于频域的最小均方误差线性均衡算法).在仿真阶段,对经过高阶调制的LDPC码的两种译码算法分别在AWGN信道和SFN信道的译码性能进行了研究,分析不同误码率阶段的译码性能,同时与给出的卷积码的译码性能对比,给出了相关的误码率曲线.     

LDPC码偏移最小和译码算法中量化问题的研究

为改善低密度奇偶校验(LDPC)码的量化译码算法的译码性能,提出了一种改进的4比特量化偏移最小和(OMS)译码算法.改进的OMS译码算法中对接收信号和后验信息进行了量化处理.仿真实验表明,在高信噪比情况下,与接收信号4比特量化相比,改进的量化OMS译码算法可以降低误码率.     

DVB—S2标准下LDPC码的一种改进型译码算法

针对DVB—S2标准,研究了LDPC码的码结构以及编码算法。采用Sum—Product算法进行译码,提出了改进型的译码算法。通过软件仿真,对DVB—S2中64800比特和16200比特的共21种LDPC码进行了性能比较。结果表明,改进型译码算法加快了迭代的收敛速度,在1．0dB时,1／3码率的长码的误码率为2．9629×10^-6;在低信噪比下,DVB—S2中的LDPC码依然表现出优异的性能,适合用于新一代的数字卫星广播通信。     

一种改进的多元LDPC译码算法

为解决多进制LDPC码基于FFT-BP译码算法不利于硬件实现的问题,提出了一种改进算法:利用对数运算,将乘法运算变换成对数域上的加法运算,从而降低复杂度,便于硬件实现。对该算法在高斯白噪声信道,基于GF(4)有限域、码率0.5的规则LDPC码(486,972)进行了仿真分析。结果显示:改进的FFT-BP译码算法相对传统的FFT-BP译码算法,在误码性能上损失极小(当误码率10-4时,信噪比损失大约0.07dB)情况下,能够使译码算法硬件复杂度得到较大的改善。     

基于偏移量和归一化的改进型TPC译码算法研究

Turbo乘积码(Turbo Product Codes,TPC)能够在接近Shannon极限的低信噪比情况下,获得较低的误码率。但是TPC译码算法的硬件电路复杂,虽然最小和译码算法能够简化TPC译码算法,但它是以牺牲译码性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,根据似然概率,通过引入偏移量参数和归一化参数,提出基于偏移量和归一化的改进型TPC译码算法。仿真结果表明,与TPC译码算法、最小和译码算法相比,基于偏移量和归一化的改进型TPC译码算法能够在降低算法复杂度的同时保持良好的译码性能。     

改进型TPC译码算法研究

Turbo乘积码(Turbo Product Code,TPC)能够在接近Shannon极限的低信噪比情况下,获得较低的误码率。但是TPC译码算法的硬件电路复杂,虽然最小和译码算法能够简化TPC译码算法,但它是以牺牲译码性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,根据似然概率,通过同时引入偏移量参数和归一化参数,提出一种改进型TPC译码算法,并且利用最小均方误差准则来计算相关参数。仿真结果表明,与TPC译码算法、最小和译码算法相比,改进型TPC译码算法能够在降低算法复杂度的同时保持良好的译码性能。     

CDMATurbo多用户检测的研究

Ｔｕｒｂｏ码的译码过程 一种全新的迭代译码思想。这驻适用于Ｔｕｒｂｏ码的译码,也适用于更为广泛的检测译码问题,如串行级联码译码均衡、编码调制,多用户检测等。文中简述了Ｔｕｒｂｏ 逐符号最大后验算法,将Ｔｕｒｂｏ译码原理应用于ＣＤＭＡ系统的多用户检测,提出了基于Ｔｕｒｂｏ译码原理的多用户检测接收机方案,并通过计算机仿真验证该方案的性能。结果表明,文中所提出的方案经过４次迭代之后,其误码率接近单用户界     

基于改进的整数量化LDPC码分层译码算法

LDPC码分层译码算法在进行整数量化操作时,存储单元的限制会导致译码信息的溢出。本文系统分析了溢出错误的原因,并提出了两种改进的分层译码方案,错误部分消除方案(partially eliminating errors scheme,PEES)和不同比特量化方案(different bit quantization scheme,DBQS)。两种改进方案分别从消除部分错误和避免溢出错误的角度来改进译码性能,且硬件实现时只需增加一定数量的加法器和移位操作。通过对不同码长、不同量化比特的LDPC码进行仿真,结果表明,2种方案均有效地抑制了溢出错误,与基于全精度浮点数运算的修正算法相比,在误码率为1.0×10-4时,分别仅有约1 d B和1.8 d B的性能损耗。     

低复杂度极化码SCL译码算法

极化码的串行抵消列表(SCL)译码的逐次逐比特进行判决过程与路径度量值的计算筛选过程是整个译码系统复杂度与延迟的主要来源.在分析现有SCL及多比特判决译码的优缺点基础上,针对SCL译码造成的译码系统复杂度高和延时大的问题,将每组多比特码字(多个独立信道)视作一个整体,并在译码时通过信道合成构造为一个虚拟多比特信道,从而可以对多比特码字进行同步传输并根据信道递归公式进行同步判决译码.由此基于SCL译码的码树构造提出一种构造多比特虚拟信道的SCL译码算法,并结合设置译码码树节点阈值减少码树节点分裂次数的方法进一步增强了上述算法.在AWGN信道下的分别对虚拟2、4和8比特信道SCL译码的误码率及误帧率性能进行仿真.仿真结果表明在虚拟8比特信道情况下,预设阈值S=30时的译码性能接近传统SCL算法,且总历经节点数降低了63.7%,总加法次数是8比特同时判决译码算法的17%.此算法降低了译码算法的计算复杂度及硬件存储复杂度,更适合于硬件实现,具有一定的实用价值.