共查询到20条相似文献,搜索用时 553 毫秒
1.
分析了当前电子式电压/电流互感器的数据传榆方案中存在的问题,在此基础上提出了改进的数据传输方案.方案包括数据传输的硬件结构设计以及串行通信协议.该方案采用CPLD作为通信控制器件,DSP作为接收数据的处理器件,简化了数据采集系统的硬件结构.通过全数字锁相环逻辑从曼彻斯特编码的基带信号中提取位同步信号,位同步精度显著提高,实现了可靠的串行通信.通信提供了可靠的误码检测手段,并对接收错误的数据采用Lagrange线性插值算法进行修复.分析与仿真表明该数据传输方案具有良好的性能.文中最后提供了一套设计实例作为电子式电压/电流互感器数据采集系统的设计参考. 相似文献
2.
介绍了一种采用CPLD+单片机结构的磁致伸缩位移传感器系统,重点研究了该传感器中CPLD与单片机通信系统的设计与实现.结合传感器产生的16位数字信号的特性,提出了一种比常规串行通信方法更为简单、灵活的自定义串行通信方法,并设计了通信时序图,据此搭建CPLD与单片机通信系统的硬件电路.该通信系统中通过在CPLD中实现通信接口电路,提供数据、控制、握手信号的接口与单片机建立通信.通过实验验证,该通信系统能够实现准确、实时的数据传输,且能保证传感器系统的位移测量精度. 相似文献
3.
针对遥感相机系统小型化和高速数据可靠传输的需求,本文从物理硬件和传输协议两个方面进行研究,设计出了一种应用高速串行/解串器(SERDES)与FPGA编写高速串行信号全时双工通信协议相互配合的高速数据传输系统.通过伪随机码传输测试,实现了以12.5 Gbit/s为最高速率的1013数量级比特数据无误码的稳定、可靠的串行传输.该设计相比于采用传统SERDES的数传系统传输速率更快、可靠性更高,为解决高分辨率遥感相机设备间的数据传输速率不足提供了一种设计方案. 相似文献
4.
基于位串行分布式算法和FPGA实现FIR电路的研究 总被引:1,自引:0,他引:1
本文提出了一种采用现场可编程门阵列器件FPGA实现FIR数字滤波器硬件电路的方案,该方案基于只读存储器ROM查找表的位串行分布式算法,并以一个十六阶低通FIR数字滤波器电路的实现为例说明了设计过程,所设计电路通过了软件验证和硬件仿真,结果表明电路工作正确可靠,满足设计要求。 相似文献
5.
基于FPGA的UART控制器设计 总被引:3,自引:1,他引:2
在数据通信、计算机网络以及分布式工业控制系统中,串行通信是用来交换数据和信息的常用方式。为了实现FPGA和上位机的串行通信,用硬件描述语言Verilog HDL编写程序,实现了在Xilinx公司的FPGA器件XC3S200内部嵌入UART控制器,并进行了Modelsim下的仿真和FPGA与PC机的通信测试,效果良好。该UART控制器用软件实现了UART内核、信号监测器、移位寄存器、波特率发生器、计数器、总线选择器等以前硬件芯片所实现的功能,节省了电路板面积,且工作稳定、可靠,可以灵活地嵌入到一些通信系统当中。 相似文献
6.
由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流。采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持。同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台。针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6FPGA的解串器逻辑电路。实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收。 相似文献
7.
CoaXPress是一种新型高速数字图像传输接口标准,适用于各种高速和高带宽图像传输应用。本文设计实现了一种基于CoaXPress接口的高速串行传输系统。针对多路高速串行数据传输、调度、缓存和同步难题,硬件上每个模块设计4路CoaXPress接口,模块以FPGA为核心,采用PCIe3.0×8接口与主控制器进行通信,使用DDR4缓存高速数据;FPGA固件逻辑设计中使用XDMA硬核与主控制器进行通信,使用FDMA完成对DDR4的数据调度,使用GTH收发高速串行数据;采用FIFO缓存同步技术和PXI_TRIG触发总线技术相结合的方法,成功地实现了8个CoaXPress发送模块共32路发送接口之间的同步。最终对CoaXPress接口模块和系统进行了测试,CoaXPress接口的眼图、码速率、误码率、同步精度均满足要求。本文所设计的基于CoaXPress接口的高速串行传输系统工作稳定,性能可靠,已应用于新一代空间飞行器载荷—数传链路测试。 相似文献
8.
9.
10.
利用高性能单片机Intel8344组成的高速多机通信系统,应用于变电站微机综合自动化系统数据传输链路,可实现高达375kb/s的串行同步通信,以满足现场数据采集及处理实时性的需要。文章介绍了系统硬件组成和软件编程。 相似文献
11.
12.
13.
从硬件和软件两方面介绍了一种用DSP控制Modem进行串行同步/同步通信技术,该方法已成功应用于电力线数字终端的开发研究中。 相似文献
14.
利用了基于Visual Basic6.0的串行通信技术研究高压变频器监控系统,开发了其硬件电路和软件,实现了PC机与基于80296SA微控制器的变频器之间的通信。通信中采用了循环冗余位校验(CRC16)方法,保证了数据高速、可靠传输。该系统运行表明,工作稳定,方便实现操作监控。 相似文献
15.
TMS320DM642中利用McBSP与EDMA实现UART 总被引:1,自引:0,他引:1
TMS320DM642(DM642)作为一款高性能的多媒体DSP有着广泛的应用。由于不具备通用异步串行收发接口(UART),使得与其他UART设备之间的通信存在困难。本文分析了异步串行通信的特点和其数据帧结构,利用片上同步多通道缓冲串行口(McBSP)和增强型直接存储器存取(EDMA)实现了UART功能。重点论述了McBSP与EDMA相关寄存器的初始化设置,发送接收数据的编解码软件处理等。该方法无需其他外部器件,硬件实现简单,程序流程简洁,丰富了DM642的接口功能,提高了其使用的灵活性。 相似文献
16.
针对现代飞行器在飞行过程中对大气数据参数实时采集处理的要求不断提高,提出一种基于DSP和4通道UART芯片TL16C554A的大气数据解算卡串行通信接口设计方法。解算卡以高性能浮点DSP TMS320C6713为核心处理器,介绍了通信接口硬件电路实现原理和串口通信参数配置方法,详细阐述了外部扩展串口芯片TL16C554A的异步串行通信实现过程,并增加CRC循环冗余校验提高数据传输的准确性和可靠性,通过上位机对接口通信功能进行了测试。测试结果表明:该串行通信接口可实时进行数据传输,数据刷新快,无误码,能够满足大量数据稳定可靠传输的目的。此串行通信接口已成功应用于某FADS系统(嵌入式大气传感系统),可靠性高,通用性强,具有一定的应用参考价值。 相似文献
17.
为了在车辆行驶过程中,获取车辆的外形轮廓数据,检测车辆驾驶室和车厢分界点,设计了基于旋转激光测距原理的车型识别系统.在系统中,需高速同步采集旋转激光测距传感器、光电开关、速度传感器的数据信息,为此自行设计了基于FPGA和PCI接口的高速同步数据采集卡.同步采集卡设计包括硬件电路设计、PCI接口芯片配置和FPGA核心程序设计等.实验证明,采用该数据同步采集卡,可实现2通道500 k波特率串行数据、1通道115 200波特率串行数据、4通道高速IO信号的同步采集,无丢包现象,保障了车型识别系统整体可靠运行. 相似文献
18.
基于CPLD的串行通信模块设计 总被引:2,自引:3,他引:2
串行通信广泛应用于数字通信和控制系统中,专用串口通信芯片引脚多接口复杂,可编程逻辑器件CPLD体积小功能强大.将串口功能集成在一片CPLD 芯片里,整个系统将变得简洁.本设计使用逻辑关系清晰设计语言简练的硬件描述语言Verilog HDL,将串行通信核心功能集成到CPLD内部,使CPLD成为串行通信模块,完成串并收发的功能.该方法简单快捷,易于实现,设计的模块紧凑小巧,可以作为串行通信接口的标准模块接入到用户的各种设计中. 相似文献
19.
全球定位系统(GPS)同步时钟由GPS接收器、单片机及其外围电路组成。以MB90543为核心的时钟中心处理单元负责读取GPS接收器发送的数据信息并作适当处理,从中获取ASCII码国际标准时间的时间信息,经转换为BCD码后的串行时间信息供显示。该时钟选用可供嵌入式系统应用的M12 GPS接收器,可输出时间精度为1μs的秒脉冲。测频和数码管显示电路保证了电网频率的实时测量和显示。时钟软件包括初始化、接收器收/发、串口/CAN总线收/发、显示等子程序。采用串行通信方式授时,串行数据的收/发均采用中断方式,能提供日期和时间信息;而采用脉冲校时,可保证装置的校时误差小于50μs。在时钟装置中,采用以上2种综合校时方式。指出正确识别秒脉冲信号是确保同步校时的关键,软件及外部硬件计数阵列给秒脉冲信号加硬件窗的抗干扰措施效果良好。所设计的同步时钟投入运行后表明,符合设计要求。 相似文献