基于FPGA的LTE空间复用预编码的实现

通过分析基于现场可编辑门阵列(FPGA)的长期演进(LTE)物理层中空间复用预编码实现的问题,提出了一种基于码本的预编码实现算法。根据上层告知的属性参数在预先建立的系数表和加减关系表中查表,对层映射后的数据先进行系数乘法运算,再进行加减运算,从而代替了复数矩阵乘法运算。因此可以大大减少预编码环节中的复数矩阵乘法次数,并降低了编码处理的复杂度,提高了编码运算的速度。仿真实验结果表明,所提算法能够很好地实现系统功能。     

面向公钥密码体系的大数相除快速算法

模运算是公钥密码学的一种基本运算。做模运算前提需要做除法运算,因此除法运算也是密码学的基本运算。大整数除法的运算速度是影响公钥密码体系中效率的关键因素。针对大数相除问题,提出大数相除的快速改进算法,其基本思想是,以空间换取时间。首先,通过建立预处理表,减少试除法中大数乘法的次数,从而高效快速得出商值;然后,运用窗口滑动方法来提高大数减法的速度。实验结果表明,该算法可以提高密码学算法的运算效率。算法时间复杂度为O(n),空间复杂度为O(n)。     

一种新的快速RSA算法

素性检测和模乘运算一直是制约RSA广泛应用的瓶颈,在对传统算法剖析的基础上,提出一种新的快速RSA算法。改进Miller-Rabin素性检测算法,借鉴生成Wallacetree的思想,结合映射表和并行乘法运算改进模乘运算。理论分析和试验证明新的Miller-Rabin算法素性检测概率远远大于（1—1／2（1／4”））,时问复杂度降低到O（n）,新的模乘算法时间复杂度降低到O（logn）。最后,结合RSA算法的安全性用Delphi实现该算法。     

用于程序循环控制的错误检测算法

为确保安全苛求系统中程序执行的正确性,针对程序循环控制中内存未更新、循环提前结束和循环滞后结束的问题,提出一种基于含签名和时间戳的算术(ANBD)码的循环控制错误检测算法。该算法通过ANBD码,将程序变量编码为含签名的码字。通过校验码字签名,检测循环控制错误。运用ANBD码中的时间标签,可检测内存未更新错误。另外,在ANBD码基础上,通过采用在线语句块签名分配算法、语句块签名函数和变量签名补偿函数,检测循环提前结束错误和循环滞后结束错误。该算法理论错误漏检概率为1/A,其中A为编码素数,选取97~10993的素数进行错误漏检概率测试,得到理论模型与测试结果的归一化均方误差(NMSE)约为-30 dB。测试结果表明,该算法可检测循环控制中出现的各类错误,且编码素数A接近2³²时,错误漏检概率可达10^-9,能够满足安全苛求系统的应用要求。     

RSA密码系统有效实现算法

大整数模幂乘运算一直是制约RSA广泛应用的瓶颈,在对传统算法剖析的基础上,提出了一种新的快速模乘算法,借鉴生成Wallace tree的思想,结合查找表和并行乘法运算进行RSA模幂运算。理论分析和试验证明新算法时间复杂度降低到O(logn)。     

在FPGA上实现对RS译码器的优化设计

针对里德所罗门码(Reed-Solomon, RS)译码在硬件实现时存在数据量大、消耗资源多等问题，基于CCSDS标准中的RS(255,223)码，根据欧几里得核心译码算法，在FPGA上实现对RS译码器的优化设计。本文提出采用乘法器因子矩阵方法将有限域中的乘法计算转换为加法运算，用异或操作在硬件中实现，简化硬件运算数据量；在欧几里得算法核心模块实现中，采用多项式除法电路和多项式乘法电路进行硬件电路设计，降低运算复杂度，可以有效节约硬件资源。通过FPGA测试验证，优化设计的译码器可以有效译码并具有较好的译码性能，完成最多16个码元数据的纠错。     

一种高效率的RSA模幂算法的研究

RSA硬件的执行效率主要取决于模幂运算的实现效率。该文旨在介绍一种引入中国剩余定理加速私钥操作,并采用Barret模缩减方法,避开除法运算,将模幂运算转换成三个乘法运算和一个加法运算的快速模幂算法及其硬件实现方法。在乘法运算的实现中,采用Booth乘法器,可以大大缩短电路的关键路径,显著地提高硬件的执行效率。     

RS柯西码编码算法改进研究

针对RS(Reed-Solomon)算法编码过程涉及有限域运算,复杂度高,效率低,运算代价难以被大规模分布式存储系统所接受等问题,提出了一种RS柯西码编码改进算法。该算法用贪心算法选取局部最优柯西矩阵,减少柯西码的计算量。同时,引入二进制矩阵替换柯西矩阵中的有限域元素进行阵列化,将有限域运算转换为异或运算,并对阵列进行运算优化,进一步减少计算量,增加柯西码的编码效率。根据仿真实验表明,改进后RS柯西码与通过遍历得到的最优柯西矩阵的柯西码相比,计算量更小,与编码效率著称的阵列码中的EVENODD码和STAR码相比,编码效率更高。并且具有类似阵列码性质,能够选择更简单高效的译码方法,在一定程度上提高解码效率。     

高效加密预计算RSA算法实现方法

本文提出了一种随机预先计算RSA算法。实验结果表明,相比原始公钥密码算法RSA17次模n乘法运算复杂度,随机预先计算RSA算法计算复杂度只需4次模n乘法运算,揭示了预计算RSA算法的加密时间复杂度小,在很大程度上提高了加密速度,有利于实践应用。     

基于余数系统蒙哥马利模乘器的RSA密码算法

当前RSA密码算法无法实现RSA加解密阶段大数模乘运算,因此提出基于余数系统蒙哥马利模乘器的RSA密码算法。依据余数系统模计算性能优势,构建二进制数值表示形式与运算法则表达式。采用Xilinx Virtex-Ⅱ平台与双模式乘法器,创建余数系统蒙哥马利模乘器硬件部分,通过四状态调度控制器控制模乘器。基于模乘器算术逻辑单元,完成算法中的乘法与乘累加运算。根据蒙哥马利模乘去除取模阶段的除法运算形式,运用模乘因子界定基转换算法,并采取一种近似方法将除法运算替换为移位操作,依据数据依赖关系对算法性能与芯片面进行折中处理,通过改变特殊基完成RSA密码算法构建。仿真结果表明,研究算法素数采集速率与加密速率高,算法执行时间短,加密效果更好。     

基于RSA的概率公钥密码的研究

针对目前概率密码普遍存在加解密效率低、数据膨胀率高等问题,文章以两种基于RSA的概率加密算法为例,在不降低它们安全性的基础上分别对它们进行了改进。改进后的第一种算法针对一种基于RSA的随机数加密算法进行讨论,将大量的模幂运算替换为模乘运算,提高了加解密效率。改进后的第二种算法针对一种基于RSA的多密钥双模数算法进行讨论,将大量模幂运算改为异或运算,同时保留了概率加密安全性高的特点。     

一种新的加法型快速大数模乘算法

通过对目前常用的几类模乘方法的综合研究，充分吸取估商型模乘算法的估商思想，借助Montgomery型模乘算法中模2n易计算特性，采用窗口分段处理方式，给出了一种新的利用模N进行预计算的方法，进而提出了一种新的加法型模乘AB mod N快速实现算法。模N为1 024-bit、窗宽为6时，新算法平均仅需693次1 024-bit加法便可完成一次AB mod N模乘运算，与当前加法型模乘算法相比，较大幅度地降低了计算复杂度。     

基于余数系统抗MES D攻击的RS A算法

RSA密码算法是SoC智能芯片最广泛应用的公钥密码算法之一,然而具有实现简单、攻击成功率高等优点的能量分析攻击对其具有较大的安全威胁。MESD攻击是针对RSA密码算法最有效的差分能量分析攻击手段之一。为加强RSA算法抵抗MESD差分能量分析攻击的能力,提出一种基于余数系统和蒙哥马利模乘算法的抗MESD差分能量分析攻击算法。采用余数系统把大数运算转变成小数运算,运用蒙哥马利模乘算法实现模除运算替换。由仿真实验和分析可知:该算法可以抵抗MESD差分能量分析攻击,具有非常好的理论研究意义与实际应用意义。     

Radix-8 Booth译码Montgomery模乘的RSA算法的设计和硬件实现

提出一种使用Radix-8 Booth译码的Montgomery模乘算法,进一步减少了模乘的中间乘积项个数,提高了模乘的速度.并给出基于该模乘算法的1024位RSA加密硬件的实现方案,其加密速度可达到采用普通Montgomery模乘的RSA加密方案的2倍.在设计方法上使用基于系统级算法的快速设计流程,在系统级设计阶段确定模乘和RSA整体算法的实现方案,并对其评估及优化,缩短了RTL阶段的设计时间,加快了设计思想到硬件实现的转化.实现方案在自行设计的FPGA开发板上通过验证,并进一步转换为ASIC设计综合.     

低功耗嵌入式平台的SM2国密算法优化实现

随着无线通信技术的发展和智能终端的普及,越来越多的密码算法被应用到物联网设备中以保障通信安全和数据安全,其中,由国家密码管理局提出的 SM2 椭圆曲线公钥密码算法作为我国自主研发的椭圆曲线公钥密码算法具有安全性高、密钥短的优点,已在通信系统中广泛部署,应用于身份认证、密钥协商等关键环节。然而,由于算法涉及有限域上的大整数运算,计算开销较大,在低功耗嵌入式平台下的执行严重影响用户体验。因此,面向ARM-m系列处理器提出了一种低功耗嵌入式平台的SM2算法的高效实现方案。具体来说,通过 Thumb-2 指令集提供的支持处理进位和节省寻址周期,对大整数的模加、模减等基础运算进行优化,并结合平台可用寄存器的数量构建高效的基础运算模块;基于ARM-m系列处理器乘累加指令周期短的特点,优化蒙哥马利乘法实现,并结合CIOS算法设计高效的模乘方案,方案不再局限于梅森素数,极大地提高了模乘计算的速度和灵活性;在理论分析和实验测试的基础上,给出了嵌入式平台上多倍点标量乘法 wNAF 滑动窗法的窗长选取方法。实验测试结果表明,可有效提升资源受限的低功耗嵌入式平台中SM2 算法的计算效率,不做预计算的情况下在 Cortex-M3 处理器上测试签名速度可达 0.204 秒/次,验签速度0.388秒/次,加密速度0.415秒/次,解密速度0.197秒/次。     

基于FPGA的Montgomery模乘器的高效实现*

为了提高椭圆曲线密码处理器的模乘速度,本文提出了一种更有效且更适合硬件实现的Montgomery算法。改进的算法分析了基于CSA加法器的Montgomery模乘算法,提出了多步CSA加法器的Montgomery算法,该算法能够在一个时钟内做多次CSA迭代运算,可以有效地降低时钟个数,进而提高模乘速度。通过Modelsim仿真工具仿真,正确完成一次256bits Montgomery模乘运算只需要16个时钟周期。在Altera EP3SL200F1517C2 FPGA中的运行结果表明：71.5MHz的时钟频率下,完成一次256位的模乘运算仅需要0.22微秒。     

可扩展公钥密码协处理器的设计与实现

在信息安全领域中,公钥密码算法具有广泛的应用.模乘、模加(减)为公钥密码算法的关键操作,出于性能上的考虑,往往以协处理器的方式来实现这些操作.针对公钥密码算法的运算特点,本文提出了一种可扩展公钥密码协处理器体系结构以及软硬件协同流水工作方式,并且改进了模加(减)操作的实现方法,可以有效支持公钥密码算法.同时,该协处理器体系结构也可根据不同的硬件复杂度及性能设计折衷要求,进行灵活扩展.     

基于同态加密的可信云存储平台

基于全同态加密技术的数据检索方法可以直接对加密的数据进行检索,不但能保证被检索的数据不被统计分析,还能对被检索的数据做基本的加法和乘法运算而不改变对应明文的顺序,既保护了用户的数据安全,又提高了检索效率。文章就是针对上述问题提出的一个系统级解决方案,主要致力于解决云存储系统中信息的安全存储与管理问题。为实现此目标,该方案采用了同态加密算法,以及在这种算法基础上提出的一种密文检索算法,既保证了用户数据的安全性,又保证了服务器能够对存储的用户密文直接进行操作,实现了对密文的直接检索,平衡了云存储系统中保证用户数据的安全性和服务于云计算之间的关系。     

安全网关优化

安全网关是网络安全的重要手段，既能控制网络行为，又能保证信息安全传输．但是，安全网关的协议变换操作和数据加密封装，增加了系统的复杂度和CPU的负荷，降低了安全网关的性能．重点研究安全网关的软件结构优化和系统性能优化．在系统软件结构优化方面，抽象出安全网关的原子操作集及操作序列表达式，并改进了安全网关的访问控制表；在系统性能优化方面，本文提出了安全快速处理算法．实验结果表明，新的算法和软件结构大大提高了安全网关的吞吐率，降低了分组处理延时，保证策略数目不会影响吞吐率的变化．