一种硬件实现IP层协议处理器的方案与探索

为了使终端用户能充分利用广阔的带宽资源,该文提出了一种硬件实现方法,将原来由软件完成的IP层协议功能完全卸载出来,并通过DMA（直接存储器访问）接口直接进行主存读写,从而减少了CPU的负荷。     

基于共享总线结构的存储器内建自测试电路

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。     

TMS320VC5509与CameraLink相机的接口技术

本文在分析DSP片上多通道缓冲串行口(MCBSP)与直接存储器访问(DMA)的基础上,提出了一种非常灵活的接口技术,并设计调试了DSP与相机接口电路和程序。利用本文提出的DMA接口方式,接收数据率可以达到36Mbps,完全满足激光的实时测量。     

一种基于FPGA的嵌入式块SRAM的设计

文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下,可对所有存储单元进行清零,且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时,能实现FIFO等功能。基于2.5V电源电压、chart0.22μm CMOS单多晶五铝工艺设计生产,流片结果表明满足最高工作频率200MHz,可实现不同位数存储器功能。     

多标准视频硬件解码器的存储器地址映射方法

提出了一种支持多标准视频的存储器地址映射方法,用一个简洁的公式把视频图像映射到DDR SDRAM的存储空间.该方法兼顾运动补偿模块、去块效应滤波模块(或重建模块)和显示模块的不同需求特点,通过充分减少DDR SDRAM非读写命令的额外延时,达到较高的存储器接口效率.     

DMA控制器的设计与仿真

文章介绍了DSP SM9966中的双通道DMA控制器的主要功能和电路结构，给出了主要电路的实现方法，并引入存储器模型，举例说明了对其进行逻辑仿真的基本方法。     

TMS320C67系列EMIF与异步FIFO存储器的接口设计

介绍了TI公司TMS320C67系列DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的硬件接口设计,着重描述了用EDMA(扩展的直接存储器访问)方式读取FIFO存储器数据的软件设计流程,最后说明了在选择FIFO存储器时应注意的问题.由于EMIF的强大功能,不仅具有很高的数据吞吐率,而且可以与不同类型的同步、异步器件进行无缝连接,使硬件接口电路简单,调试方便.运用EDMA的方式进行数据传输,由EDMA控制器完成DSP存储空间内的数据搬移,这样可以最大限度地节省CPU的资源,提高整个系统的运算速度.     

FPGA与外部存储设备的接口实现

本文介绍了现场可编程门阵列(FPGA)与外部存储设备的接口实现问题，给出了SRAM和DRAM这两种典型的存储器接口实现的设计方法，分析了在FPGA具体实现过程中的一些常见问题，并提供了设计实现时所需的时序图和原理图。本设计采用VHDL。硬件描述语言编程，可以实现：FPGA与外围设备的高速数据传输，同时还可以扩大存储容量。其中FPGA与SRAM和DRAM的接口设计基本原理对其它同类的存储器也适用。     

铁电存储器FRAM在风速仪中的应用

本文介绍了一种具有SPI接口的铁电存储器FM25L256,以及其与C8051F020单片机的接口电路在风速仪中的应用,并给出了相应的硬件连接图和读写软件流程.这种方式具有非易失性、高速读写、超低功耗、几乎无限次擦写,并且占用极少单片机引脚数的优点.以后必将成为MCU外扩数据存储器的主要方式.     

一种4k位串行铁电不挥发存储器的VLSI实现

文章提出了一个基于VLSI的4k位串行铁电不挥发存储器的实现方案。该电路采用2T－2C的存储单元设计,针对铁电电容的读出和写入的电流电压特性设计了相应的读写时序,给出了状态机的描述和相应的电路实现。该电路与通用的E^2PROM 24C04在接口、电学特性上完全兼容,可以在24C04的电路应用中直接代替之。     

TMS320VC5402与MSP430的接口实现

TMS320VC5402系列数字信号处理器(DSP)是一种具有主机接口(HPI)和直接存储器读写(DMA)功能的高效数字信号处理器,MSP430是一种超低功耗的MCU器件。本文提供了在TMS320VC5402和MSP430×33×之间进行通信的硬件接口逻辑和软件协议,从而实现了两种器件之间的接口。     

基于VRS51L3074的LED显示屏控制系统

介绍市场上第一款内嵌铁电存储器的高性能8051单片机VRS51L3074,重点分析该单片机SPI模块的CS3扩展功能,说明了LED显示屏的工作原理,设计了基于VRS51L3074的LED显示屏控制系统,对输出电路进行了优化.实现了显示数据以"直接存储器访问(DMA)"方式输出.     

基于NiosII的液晶屏控制器SOPC设计

为实现TFT-LCD显示控制器的SOPC-IP设计,选择FPGA-EP4CE6F17C8作为设计验证平台,采用verilog语言,针对全彩AT070TN84TFT-LCD,由Nios II软核处理器、SDRAM控制器、JTAG UART、LCD控制器、Avalon总线等组成TFT-LCD控制器。以Nios II软核处理器为核心,各IP核(如SDRAM控制器、TFT-LCD控制器等)通过Avalon总线相连接到Nios II上,并通过Avalon总线接口模块、DMA模块、FIFO模块和时序产生模块完成了TFT-LCD控制器IP核设计,实现800×480分辨率,16bit颜色深度的彩色图形显示控制。显示实验运行稳定,图像清晰,色彩丰富,无闪屏、错行等现象,视觉效果良好,设计具有良好的可配置性、复用性和移植性。实践证明该设计行之有效。文中给出了控制器的设计原理、实现方法、仿真与实验过程的同时,重点讲述与控制器IP核相关的各设计环节。     

基于SDRAM的TMS320DM642外部存储器扩展的设计实现

文章介绍了TMS320DM642DSP芯片及其外部扩展存储器接口设计,以Hynix公司的SDRAM存储器(HY57V653220B)为例,给出了SDRAM与TMS320DM642具体的接口电路和相关寄存器的配置方法。     

基于Xilinx FPGA的PCIe总线接口设计与实现

针对PCIe总线在高速数据存储及处理方面的应用,根据FPGA资源丰富和设计灵活的特点,设计了一种基于Xilinx FPGA的PCIe总线接口实现方案。编写用户逻辑程序,使用FPGA IP核对PCIe总线数据进行接收、解析和发送。详细阐述了硬件设计要点和软件流程,对PCIe总线协议进行了简要介绍,描述了PCIe总线的Memory读写、DMA读写及中断功能的实现过程,最后通过试验测试了DMA读写速度,验证了PCIe接口工作的正确性。     

IP相关知识

● 什么是IP产业IP（Intellectual Property）就是常说的知识产权。Dataquest咨询公司将半导体产业的IP定义为用于、ASSP、PLD等当中，并且是预先设计好的电路● IP应用分类IP核的应用主要分为以下几类:微处理器核,包括: MPU、MCU核、DSP核;存储器(MEMORY)核,包括：RAM、ROM、、FLASH和FERAM等;数字/模拟混合信号电路,包括：A/D、D/A变换器等;射频(RF)模块;I/O接口电路;各种专用算法模块,如信息安全、通信和多媒体应用;智能电源模块,包括：DC/DC转换器等。● 国内IP产业的发展状况从目前情况看，我国半导体产业规…     

基于DVB-C的卷积解交织器的设计与实现

本文设计了一种基于DVB-C的卷积解交织器,利用两个静态随机存取存储器(SRAM)来实现.用一SRAM来存储解交织的数据,读写共用一个地址,由基地址和偏移地址组成.同时,用另一SRAM来存储偏移地址.结果表明,卷积解交织器能实现功能,而且减小了电路复杂度,缩小了面积.     

嵌入式SoC中的DMA控制器的设计与优化

当前，嵌入式微处理器已从单一功能转向集成更多功能的片上系统(SoC)。新增和改进功能往往意味着大量的数据传输，使得I／O设备和存储器之间的数据交换成为新的瓶颈，直接存储器存取(DMA)技术可以有效地缓解这一瓶颈并提高数据传输效率。文中主要介绍一种嵌入式SoC中的DMA控制器的设计，分析了DNA控制器在一个具体应用中的运行性能，并在原有基础上进行了优化，根据部分外设的数据吞吐量提出了DMA与AC97控制器之间的专用通道思想，实现音频数据的实时传输，以满足系统需求，并给出了实验数据。     

基于Mem DMA方式的ADSP-BF533指令存储器的迂回访问

本文主要针对ADSP-BF533的内部存储器的访问方式进行了讨论,介绍了系统的内存管理机制,提出用Mem DMA的方式对指令存储器进行迂回访问,描述了DMA的相关寄存器并给出其设置的具体实例,为Blackfin系列DSP的工程设计应用提供了重要参考.     

基于CPLD的SDRAM控制器

高速数据采集卡设计中需要大容量的存储单元,静态存储器无法满足容量要求,故选用同步动态存储器(SI)RAM)为该数据采集系统的存储单元。通过VIIDL语言描述电路,设计了基于CPL,D的SDRAM控制器,从而简化了主机对SDRAM的读写及其相关操作。SDRAM控制器设计采用自顶向下模块化的设计方法,共分为四个模块：SDRAM控制器顶层模块、控制接口模块、命令模块和数据通路模块,SDRAM控制器顶层模块初始化并把其余三个模块有机地结合起来。测试结果证明设计的SDRAM控制器成功地实现了对SDRAM的读写操作,地址、数据、控制信号时序匹配,满足了系统设计要求。