一种U 波段鳍线单平衡混频器的设计

本文介绍了一种U 波段鳍线单平衡混频器的设计过程并给出了测试结果。混频器使用M/A-COM 公司的肖特基势垒二极管MA4E2037,整个电路制作在一块厚度为0.127mm 的RT-Duroid 5880 软基片上。射频端口采用鳍线过渡,本振端口通过波导-微带探针过渡,中频通过SMA 接头输出。测试结果显示,鳍线悬置微带线结构的混频器在本振为42 GHz, 射频在40～60GHz 范围内变化时,其变频损耗小于8.71 dB,本振到射频的隔离度大于25dB。     

8mm集成环形倒扣混频器设计和研制

用HP ADS软件优化设计了 8mm集成环形倒扣混频器电路 ,在射频频率为 35 .1GHz,本振频率为 35GHz时 ,三端口具有良好的隔离特性 ;计算机仿真最佳本振功率为 6～ 15dBm ,变频损耗小于 5dB .研制了集成倒扣 8mm混频器芯片面积为 3× 3.75 μm2 ,实测结果与设计结果吻合较好     

一款集成驱动放大器的低变频损耗混频器设计

采用0.5μm GaAs工艺设计并制造了一款单片集成驱动放大器的低变频损耗混频器.电路主要包括混频部分、巴伦和驱动放大器3个模块.混频器的射频(RF)、本振(LO)频率为4～7 GHz,中频(IF)带宽为DC～2.5 GHz,芯片变频损耗小于7 dB,本振到射频隔离度大于35 dB,本振到中频隔离度大于27 dB.1 dB压缩点输入功率大于11 dBm,输入三阶交调点大于20 dBm.该混频器单片集成一款驱动放大器,解决了无源混频器要求大本振功率的问题,变频功能由串联二极管环实现,巴伦采用螺旋式结构,在实现超低变频损耗和良好隔离度的同时,保持了较小的芯片面积.整体芯片面积为1.1 mm×1.2 mm.     

一种2. 8～6GHz 单片双平衡无源混频器

采用WIN 0.15μm GaAs pHEMT 工艺研制了2.8~6 GHz 的片上双平衡无源混频器。混频器在本振端和射频端均采用不同尺寸的螺旋型Marchand 巴伦结构,不仅大大缩小了芯片尺寸,并且在没有外加补偿电路的情况下,在2.8 ~6 GHz 频带范围内均取得良好匹配。测试结果表明,混频器的变频损耗小于8 dB,射频端口反射系数小于-10 dB,LO 到RF 的隔离度大于40 dB,输入1 dB 压缩点大于10 dBm,输入三阶交调阻断点大于17 dBm。仿真与实测结果对应良好,芯片总面积为1.4 mm×1.1 mm。     

一种基于0.18-μm CMOS工艺的新型超宽频带毫米波混频器设计与分析

本文提出了一种超宽频带毫米波混频器电路.混频器采用分布式拓扑结构和中频功率合成技术,具有宽带宽和高转换增益.该混频器采用TSMC 0.18-μm CMOS工艺设计并制造,芯片总面积为1.67mm².测试结果表明:混频器工作频率从8GHz到40GHz,中频频率为2.5GHz时的转换增益为-0.2dB至4dB,其本振到中频端口和射频到中频端口间的隔离度均大于50dB.整个电路的直流功耗小于32mW.     

一种基于0.18-μm CMOS 工艺的超宽频带分布式无源栅注入混频器

本文介绍了一种基于0.18-μm CMOS 工艺的宽带无源分布式栅注入混频器。通过采用分布式拓扑结构,该混频器具有很宽的工作频带;中频输出端口使用了一个4阶低通滤波器,从而极大地提高端口之间的隔离度。此外,文中还分析了混频器的阻抗匹配与转换损耗。测试表明：该混频器在3GHz到40GHz频率范围工作时的转换损耗为 9.4 ~ 17 dB,零直流功耗,其芯片面积为0.78 mm2。在射频频率为23GHz固定中频频率为500MHz时的输入参考1dB压缩点大于4dBm。在整个工作频带内,其射频到本振端口、射频到中频端口及本振到中频端口的隔离度分别大于21dB, 38dB,45dB。该混频器适用于WLAN,UWB,Wi-Max,车载雷达系统和其它毫米波射频的相关应用。     

4～8GHz GaAs HBT单片双平衡混频器

介绍了一种基于 GaAs HBT 的双平衡混频器.该混频器将射频、本振有源Balun集成其中,在RF和LO输入端分别采用不同的LC网络实现宽带的阻抗匹配.跨导级和开关单元之间采用交流耦合,并通过带宽扩展技术实现频带内的增益平坦.测量结果显示,该混频器匹配良好,射频端口S11在3～10 GHz频带内小于-10 dB.在固定中频200 MHz 情况下测试,在4～8 GHz射频频带内,平均增益10 dB,波动小于1 dB,中频输出端口对射频信号的隔离度优于25 dB,对本振信号的隔离度优于28 dB;本振-射频端口隔离度优于32 dB.在3.3 V直流电压下测得的功耗为66 mW.     

基于InP HEMT的太赫兹分谐波混频器芯片设计

基于70 nm InP高电子迁移率晶体管(HEMT)工艺,研制了一款175～205 GHz分谐波混频器太赫兹单片集成电路(TMIC)。使用三线耦合Marchand巴伦实现本振信号的平衡-不平衡转换。在射频端口设计了紧凑型耦合线结构的带通滤波器,实现对射频信号低损耗带通传输的同时缩小了芯片尺寸。测试结果表明混频器在175～205 GHz频率范围内,单边带(SSB)变频损耗小于15 dB,典型值14 dB。混频器中频频带为DC～25 GHz,射频端口对本振二次谐波信号的隔离度大于20 dB。芯片尺寸为1.40 mm×0.97 mm,能够与相同工艺的功率放大器、低噪声放大器实现片上集成,从而满足太赫兹通信等不同领域的应用需求。     

一种高线性无源双平衡混频器

设计了一种适用于1.0～2.0 GHz的高线性下变频混频器。电路设计采用了无源双平衡结构,片内集成宽带巴伦、限幅本振放大器、混频核和偏置电路。为了提高混频器的线性度,在对无源双平衡的结构进行分析的基础上,折中选择混频核的晶体管尺寸,并优化了本振放大器输出信号的幅值及上升时间。基于0.35μm BiCMOS工艺进行了设计仿真,芯片面积为0.9 mm×1.8 mm。流片测试结果表明:射频频率1.0～2.0 GHz,对应本振频率1.0～2.0 GHz,最佳本振输入功率为0 dBm,转换增益大于-7.0 dB,射频输入三阶交调大于25 dBm,混频器工作电压为3.3 V,功耗为112 mW。该高线性无源双平衡混频器可满足工程应用。     

应用于S波段AESA的射频收发前端设计

采用0．18μm Si RFCMOS工艺设计了应用于s波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3．3V电源电压下,发射前端工作电流为85mA,输出ldB压缩点为5．0dBm,射频输出在2～3．5GHz频带内电压增益为6．3～9．2dB,噪声系数小于14．5dB;接收前端工作电流为50mA,输入1dB压缩点为-5．6dBm,射频输入在2～3．5GHz频带内电压增益为12—14．5dB,噪声系数小于11dB;所有端口电压驻波比均小于1．8：芯片面积1．8×2．6mm0。