以DDS为参考的PLL在现代电台设计中的应用

介绍了DDS(直接数字频率合成)技术及PLL(锁相环)频率合成技术的工作原理及特点,给出了现代电台设计中基于DDS的频率合成器的设计方案.采用DDS输出作为参考的PLL频率合成器非常适合用做现代电台的本振.     

提供ADSL频率基准的电路

非对称数字用户线(ADSL)所使用的离散多音调(DMT)频率。乃是某一共同频率的各整倍数,而其符号周期(symbol period)则是此共同频率的倒数。在符号周期内进行积分将使正弦和余弦的正交波形的乘积在此共同频率的各整倍数上等于零(在具有同频率的那些整倍数频率处则除外)。正如ADSL标准(TI.413)所规定的那     

谐波混频接收远红外(432.6μm)激光辐射

当高次微波谐波与亚毫米波辐射直接混频时,由于肖特基势垒二极管(S.B.D)强烈的非线性特性,产生大的信号电平,使谐波混频具有可能。取本振某一高次(第n次)谐波频率接近被接收信号频率的S.B.D谐波混频器,可采用频率低至毫米波段(仅为亚毫米波辐射频率的1/n倍)的功率源(速调管或固态源)作本振,以谐波混频方式接收亚毫米波辐射。在缺     

基于垂直腔表面发射激光器的大频差光学锁相技术

随着电子学技术的蓬勃发展,微波频率综合技术已成为一种通用技术,人们只要将微波频率综合器的输入端接上一个高精度的原子钟(如铯原子钟)就可以得到0-40 GHz范围内的任意频率输出,其极限精度可达微赫兹量级.但是在光学频率波段(1014 Hz),要实现光学频率综合(即将一个高精度的光学基准频率任意精密地传递到另一个光学频率)是世界级的难题.随着光学频率梳及其频率锁定技术的发明,光学频率综合原则有了解决的方案,但是由于其设备庞大,将其用在实际系统中仍有一定的难度.建立实用的、小型化的光学频牢综系统有着实际的需求.     

直接数字频率合成信号发生器的设计

简要介绍了基于现场可编程门阵列(FPGA)及直接频率合成信号发生器(DDS)技术的信号发生器设计和实现.该设计采用CycloneⅡ系列器件EP2C8Q208C8实现DDS波形产生电路、D/A转换器控制及与ARM接口等功能,用先进精简指令单片机(ARM) STM32F103进行频率控制字、相位控制字,频率输出显示等控制.由于FPGA的晶振是50 MHz,经过增强型锁相环(PLL)后采样频率可达到250 MHz,通过14位400MSPS的高速数模转换器(DAC)和7阶椭圆低通滤波器,最终输出的正弦波最大频率可达到70 MHz.     

一种新颖的星载宽带频率源设计

针对应用于复杂空间环境的宽带接收机的需求,提出了一种新颖的频率源设计方案.采用锁相环(PLL)和倍频电路实现宽带频综,采用直接数字频率合成器(DDS)实现窄带细步进频综.给出了频率源的详细设计思路、实现方法及可靠性设计的相关内容,实测结果表明所设计的频率源各项指标均满足要求.     

关于接收机的相位噪声

接收机的相位噪声实际上专指频率合成器的相位噪声,而频率合成器的相位噪声是衡量其短期稳定度的一个技术指标,目前国内外的频率合成器基本采用锁相环(PLL)或多个锁相环的方式.频率合成器的频率稳定度包括长期稳定度和短期稳定度.长期稳定度一般由基准频率源(通常为恒温晶振或温度补偿晶振,或由外部基准频率源)决定,短期频率稳定度由锁相环决定(环路参数、部件如压控振荡器).相位噪声早期也称为相位抖动,在时域多用阿仑方差表示,在频域多用相位噪声(偏离载波某个频偏处的单位带宽内相位噪声功率相对主载波的功率低多少,通常用dBc/Hz表示,dBc中的c表示相对值)表示.     

用于LED驱动器的扩频振荡器的设计与实现

为了解决传统LED驱动器引入的电磁干扰(EMI)问题,提出了一种具有扩频功能的片内振荡器.该电路采用频率扩展技术对时钟进行频率调制,可有效抑制电磁干扰,并具有固定频率模式(FFM)和扩频模式(FEM)两种工作模式,且固定频率时温度漂移小.采用0.18 μm BCD进行了工艺仿真,结果表明:扩频模式下,振荡器的中心频率为558 kHz,扩频范围为6.09％,频率抖动周期为57.8μs,EMI能量降幅高达12 dB,显著降低了电磁干扰,适用于对电磁兼容(EMC)性能要求很高的特定LED驱动器中.     

基于CST检测技术及DFCT电路实现

讨论CST检测特性,分析了各种CST传感器检测电路.对调频检测电路造成频率不稳定进行了较全面的分析,得到影响振荡频率的原因以及这些影响的共同特征,从而提出了一种新的差动变频检测(DFCT)技术方案.对此方案进行了电路设计制作,检测试验.检测试验结果表明用于电容差动变频检测(DFCT)技术的频率稳定性比一般的变频检测(DFCT)技术高2～3个数量级,得到频率稳定性很高的检测电路.     

DDS激励PLL频率合成器的设计与实现

介绍了DDS(直接数字式频率合成器)激励PLL(锁相环)频率合成器的主要设计过程和设计参数.它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成.跳频序列选择m序列,将之写入到DDS的PIR(相位增量寄存器)中,完成软件控制DDS输出的频率跳变过程.给出了实测数据表明满足设计要求.     

传输性能指标系列(续)

四、电信网一些重要传输 损伤的传输性能指标系列 1.衰减频率失真 当电话网的传输质量不断改善时,衰减频率失真的影响将增大。 衰减频率失真的各类指标,我国均已采用CCITT的相关建议。即建议G.132的网络性能指标(表1),建议G.151的电路性能指标(表2),建议G.232的通路变频设备的设计指标(表3)及建议M.580的电路调整指标(同表2)。一般情况下,衰减频率     

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL).介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果.     

文摘选辑

(一)声表面波技术292 用兰姆波延迟线振荡器的频率调制器——Toda,K.:Jpn.J.Appl.Phys.Svppl.1984:23(23-1)162-4叙述用于频率调制的兰姆波器件,它由制作在压电薄膜上的两对叉指换能器和一个电极组成,每个换能器都在各自的反面有一个反电极.器件的振荡频率随加入中间电极的电信号振幅而线性变化.介绍了频率调制器的工作原理,并作了包括电压-频率关系和频率特性的实验论证.     

斜视聚束模式合成孔径雷达的频率Scaling成像算法

作为一种新的聚束模式合成孔径雷达(Spotlight SAR)成像算法,频率Scaling算法(FSA)在不进行插值操作的情况下,可以对距离单元徙动(RCM)实现精确校正.本文详细研究了频率Scaling算法在大斜视角情况下Spotlight SAR的成像算法.在原有算法的基础上提出了斜视模型下的频率Scaling算法.点目标仿真和对原始回波数据的成像结果都证实了该算法的可行性.     

电离层加热激发受激布里渊散射研究

研究了电离层加热激发受激布里渊散射效应.利用受激布里渊散射匹配条件, 结合国际地磁场参考模型, 模拟计算了离子声波(Ion Acoustic, IA)与静电离子回旋波(Electrostatic Ion Cyclotron, EIC)频率随地理纬度、加热频率、波束指向、电子温度等参数变化特性, 并以我国海南与美国高频主动极光研究项目(High Frequency Active Auroral Research Program, HAARP)为例, 研究IA与EIC频率随纬度的变化.模拟结果表明:随着纬度的增加, IA与EIC频率增大; 与IA频率相比, EIC频率随加热频率、波束指向及电子温度的变化相对较小; 随加热频率的增加高纬地区IA频率增大, 而低纬地区基本不变; 随加热波束指向从南到北变化, 海南IA频率单调下降, HAARP则为先上升后下降的形态, EIC具有相反的变化; 电子温度越高, IA与EIC频率越大.本文模拟结果可为我国将来开展同类实验提供参考.     

一种基于锁相环的COT开关频率锁定技术

提出了一种可以在宽频范围内控制恒定导通时间(COT)电流模环路开关频率的锁相环(PLL)电路.电路采用经典电荷泵锁相结构,针对传统COT锁频方案中瞬态频率锁定速度和频率锁定精度性能无法兼顾的问题,通过一个由三极管构成的电流乘法计算单元引入PLL控制和输入电压前馈信息改变计时电容的充电电流,控制开关频率,保证了电路的锁频速度和精度.此外,锁相环的环路参数在宽电压变化范围内不发生变化,简化了频率补偿网络的设计.采用0.25 μm 60 V双极型-CMOS-DMOS (BCD)工艺对电路进行了仿真和流片,芯片面积为2.83 mm2.结果表明,该电路在200 kHz～1.8 MHz的开关频率内均可以实现良好的频率锁定功能,开关频率的波动幅度小于0.2 kHz,验证了设计的正确性.     

一种宽频率范围电荷泵锁相环快速锁定方法

以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL)上电锁定时间的方法.该方法在传统电荷泵锁相环的基础上添加了预充电电路,可以大大减少压控振荡器控制电压(VCIRL)拉升的时间.除此之外还添加了频率比较电路,将较宽的频率范围分成若干...     

基于FPGA的DDS信号发生器系统的设计

直接数字频率合成(DDS)技术,已成为频率合成技术的主流方向,现场可编程门阵列(FPGA)技术具有强大的硬件逻辑功能.文章主要阐述DDS的工作原理,基于FPGA设计DDS信号发生器的主要环节.简单介绍了运用Altera公司的QuartusⅡ软件平台,通过硬件设计语言(VHDL)设计频率寄存器、加法器、相位寄存器等功能模块,并将各部件编译综合为一个元件的方法.实验证明,输出波形质量高,效果好.     

北京首都机场与北京新机场甚高频地面频率同频复用干扰的测试与研究

随着北京新机场(以下简称新机场)建设的全面展开,空管配套工程也在紧锣密鼓的进行着.新机场的地面管制需求和席位划分共需要11个甚高频频率,而目前北京首都机场已经占用8个频率,根据《 中国民用航空无线电管理业务手册》中描述SMC(地面频率)共16个,所以未来将面临着首都机场与新机场部分地面频率复用的问题.北京新机场(以下简称新机场)建设地点距北京首都机场直线距离约为65km,而甚高频覆盖范围半径约为300km.本文旨在通过测试和模拟未来新机场甚高频地空通信的运行环境并测试和研究频率复用带来的干扰和解决方法.     

基于Matlab的DDS线性调频信号的仿真应用

直接数字频率合成(DDS)是近年来得到迅速发展的一种新的频率合成方法,具有频率切换速度快,很容易提高频率分辨率、对硬件要求低等优点.可编程全数字化便于单片集成,有利于降低成本.