文献与摘要(35)

一种提供好方案的可制造性设计流程 DFM:A Process to Provide Best Solutions 本文介绍了可制造性设计(DFM)的流程和运作方式,及其优点。在正式制作印制板之前的DFM可以使客户从技术上和制程能力上对PCB制造商充满信心,好的可制     

瞄准40纳米工艺，微捷码获得台积电参考流程认证

芯片设计软件供应公司微捷码（Magma）设计自动化有限公司于近日宣布微捷码的Talus集成电路实现系统、Quartz SSTA统计分析工具、Quartz DFM（可制造性设计）、Quartz LVS以及SiliconSmart DFM能够通过中国台湾积体电路制造股份有限公司（TSMC）9.0版参考流程进行访问。     

改良DFM驱动设计流程，联电推新方案

经过18个月的合作，联电（UMC）与制程变异分析及最佳化方案供货商Clear Shape公司日前共同推出DFM（可制造性设计）Ic设计流程，据称能让设计公司快速且精确地控制设计参数与良率上的系统变异，并将之最佳化。透过使用Clear Shape公司的快速全芯片设计可制造性检测器InShape，以及快速全芯片参数异变分析与最佳化工具OutPerform，这项DFM驱动奈米IC设计流程能让设计公司执行良率与参数热点侦测与修复。     

DFM软件Trilogy 5000的介绍与应用研究

本文介绍了华尔莱科技(Valor)提供的DFM(Design for Manufacturing,可制造性设计)工具软件Trilogy 5000的功能,以帮助更多的设计、工艺人员了解DFM软件。同时阐述了一些该软件的应用技巧,希望对使用DFM工具的技术人员有所帮助。     

2009年6月-8月培训动态

罗德威老师“手机组装中的可制造性设计” 前言：本课程就SMT的可制造性设计（DFM）进行系统培训,使受训者掌握用经济有效的方法,设计出多、快、好、省的制造方案,通过不断的DFM实践,达到优质设计（DFE）的最终目标。     

2007年7月-8月培训动态——罗德威“SMT组装中的实用可制造性设计”

前言 本课程就SMT的可制造性设计（DFM）进行系统培训，使受训者掌握用经济有效的方法，设计出多、快、好、省的制造方案，通过不断的DFM实践，达到优质设计（DFE）的最终目标。     

SMT组装中的实用可制造性设计

课程背景 前言本课程就SMT的可制造性设计（DFM）进行系统培训，使受训者掌握用经济有效的方法，设计出多、快、好、省的制造方案，通过不断的DFM实践，达到优质设计（DFE）的最终目标。     

亚100纳米级标准单元的可制造性设计

本文介绍了亚100纳米工艺可制造性验证的一组工艺仿真和错误定位技术,制定了标准单元可制造性设计(DFM,Design For Manufacturability)的流程,重点讨论了在亚100纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案.依靠以上DFM技术方法,完成了实际90nm工艺标准单元可制造性设计工作.     

DFM软件在PCB设计中的应用

电子产品的可制造性分析正在受到越来越多的重视,但是实施可制造性是个非常复杂的费时费力的过程,通常要具备丰富经验的技术人员付出繁重的劳动,尽管如此,由于人的主观性,很多的问题仍旧遗漏到了新品试制和投产阶段,降低了DFM的效果.正是由于这个现状,华莱公司提供了他们DFM的优秀工具Trilogy 5000,我们结合本公司的实际,重点对其可制造性模块进行了推广应用,使之成为PCB设计之后投产之前进行自动评审的有力工具,提高了单板设计的一次成功率.     

OPEN FORUM：可制造性设计（DFM）的关键要素

可制造性设计(DFM)不仅对于确保产品与设计的实际生产，而且对于保证其可靠性、可测试性、可返工性及耐用性至关重要。如果能够正确实施DFM，就可以避免与现有制造工艺不一致的设计，避免需要多余步骤或手工工艺的设计。     

DFM将成为后90 nm工艺中半导体技术的一部分

即使飚升的设计和制造成本也无法阻挡半导体制造向90nm以及更先进工艺进军的步伐,伴随着这一进程的不断加快,可制造性设计(DFM)成为目前最为热门的话题之一。在DFM问题上,业界的对策层出不穷,而许多新兴公司也在不断涌现。不过最被寄予厚望的仍然是拥有大量制造经验的晶圆代工企业。业界专家建议,IC设计师应该加强同晶圆代工企业的合作。两家全球最大的晶圆代工企业已经做出了表率:继去年6月台积电(TSMC)在DAC大会上宣布提供分别名为YieldPlus的免费DFM工具组和YieldPro的DFM收费服务之后,台联电(UMC)也于近期宣布将针对发展90n…     

用在可制造性设计中的光刻规则检查

可制造性设计(DFM)已经发展成为优化通晓制造技术设计中的有效工具,它包含从理论、规则到工具的整体应用来提升从设计到硅片的流程.基于制程模型的光刻规则检查(LRC),可查出没被设计规则检查(DRC)出来的设计布局的不足之处.本设计把光刻规则检查加入到设计流程中,用来优化设计规则,改善布局更有利光学邻近效应修正,使布局图形有更大的制程窗口.     

一种实现PCB设计自动评审工艺软件

电子产品的可制造性分析正在受到越来越多的重视，但是实施可制造性是个非常复杂的费时费力的过程，通常要具备丰富经验的技术人员付出繁重的劳动，尽管如此，由于人的主观性，很多的问题仍旧遗漏到了新品试制和投产阶段，降低了DFM的效果．正是由于这个现状，华莱公司提供了他们DFM的优秀工具Trilogy5000,我们结合本公司的实际，重点对其可制造行模块进行了推广应用，使之成为PCB设计之后投产之前进行自动评审的有力工具，提高了单板设计的一次成功率。     

标准欠缺 DFM问题困扰PCB设计和制造厂商

设计水平的提高、制造能力的提升,使可制造性设计(DesignforManufacturing,DFM)成为了时下最令IC设计厂商和Foundry厂商头痛的问题。与此同时,同样的问题也同样困扰着P C B设计和制造等上下游产业。建立标准有效沟通DFM问题涉及到PCB产业链上的很多环节——设计厂商、PCB制造厂     

DFM软件的应用性研究

介绍了当前国内PCB电路可制造性设计的检查方法,以及DFM软件导入前后引起工序的变化,并详细阐述DFM软件在PCB设计中的应用,同时指出了DFM软件在实际生产应用中所面临的问题及解决办法.     

设计与制造之间的界面优化

分辨率增强技术（RET）设计流程中聚集了各式各样的点工具和方法。当前对深亚波长可制造性（DFM）设计的要求迫使设计与制造行业必须建立十分密切的合作关系。同时也促使EDA行业提供一种平台，以促进这些行业间的密切交流。合理利用这一平台将会对产能和品质产生直接的影响。     

电子装联可制造性设计

电子装联可制造性设计是一个全新的设计理念,主要解决电路设计和工艺制造之间的接口关系."设计要为制造而设计",强化电子装联的可制造性,使电路设计按照规范化、标准化的要求进行设计,是电子装联可制造性设计的主要要求.通过对可制造性设计(DFM)的基本理念、电子装联可制造性设计和应用先进电子装联技术的可制造性设计的详细论述,阐明了什么是电子装联可制造性设计,电子装联可制造性设计的必要性、重要性及实施途径.     

TFT可采用液态硅旋转涂布工艺生产

明导国际(Mentor Graphics)认为,其最新的DFM(可制造性设计,design- for-manufacturing)将对集成电路设计人员设计“光刻友好”的集成电路布局提供帮助。该公司的新型Calibre LFD(光刻友好设计。li- thography-friendly design)是一种类似于DRC/LVS(设计规则检查/低压信令,design- rule-checking/low-voltage-signaling)的工具。不过,Calibre LFD并不检查布局是否符合设计规则(例如线迹宽度和间距)与早期原理图,而是检查布局是否符合描述给定生产线剂量和焦点的光刻制造规则。该工具集成了与OPCVerify一样的引擎,它采用的是一种类似OPC(光学接近修正,optical-proximity- correction)的技术,是Mentor在1月份为光刻设计人员推出的。     

可制造性设计在纳米SOC中的应用和发展

随着图形特征尺寸的不断缩小、集成度的不断提高,集成电路已进入纳米系统芯片(SOC)阶段,摩尔定律依靠器件尺寸缩小得以延续的方式正面临着众多挑战。分析了纳米SOC中影响性能和良品率的关键效应及相应的措施。从半导体产业链的发展演变指出了可制造性设计(DFM)是纳米SOC阶段提高可制造性与良品率的解决方案。与光刻性能相关的分辨率增强技术(RET)是推动DFM发展的第一波浪潮,下一代的DFM将更注重良品率的受限分析及设计规则的综合优化。综述了DFM产生的历史及发展的现状,并对其前景进行了展望。     

联华电子28nm节点采用Cadence物理和电学制造性设计签收解决方案

Cadence日前宣布，历经广泛的基准测试后，联华电子已采用Cadence“设计内”和“签收”可制造性设计（DFM）流程对28nm设计进行物理签收和电学变量优化。该流程既解决了随机和系统良率问题，又为客户的28nm设计提供另一种成熟的制造流程。通过与联华电子的合作开发，这些新的流程整合了业界领先的DFM预防、分析和签收能力，