软件无线电采样率转换中的CIC滤波器性能改进

该文描述了一种软件无线电采样率转换中的CIC滤波器件能改进的方法。软什无线电是具有高度灵活性、开放性的新一代无线通信系统；CIC滤波器实现简单，只用加减法就可以有效地执行采样率转换，而且其有较好的抗混叠和抗镜像性能，所以经常被应用于整数倍抽取和内插变换，传统的CIC滤波器是不适用于软件无线电的。该文通过分析传统的CIC滤波器结构特点以及目前已经存在的改进方法，通过控制改进型CIC滤波器的梳状滤波器级的延时，分析采样率转换因子和延迟序列的取值问题，合理的取值方案可以得到较好的旁瓣抑制和镜像衰减，并通过MATLAB进行仿真证明之。     

一种高效灵活数字上变频FPGA设计

数字上变频器是软件无线电的核心部件之一,其基本功能是增加基带信号采样率并把其搬移到载波频率上.本文采用内插滤波器特性较好的积分梳妆滤波CIC和补偿滤波器CFIR级联的插值滤波器结构,载频可编程的数控振荡器(NCO)在Ahera FPGA EP2SGX90上实现了稳定可靠的数字上变频器.     

数字下变频的抽取滤波器级联技术研究

研究了CIC滤波器和半带滤波器的级联使用问题,并用Matlab对两种滤波器级联使用于软件无线电接收机中的抽取滤波进行了仿真,同时将加性高斯白噪声也置入仿真过程。仿真结果表明,抽取滤波级联可以较好地解决大比率抽取问题,具有抗混叠、抑制谐波、抑制噪声和降低采样率四大功能。     

基于FPGA的DDC中抽取滤波系统的设计

探讨了DDC中抽取滤波系统的设计方法和基于DSP Builder的具体实现方案,采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率,并进行了模型仿真,结果表明设计是可行的.     

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。     

软件无线电中频数字化模块的FPGA设计实现

为了便于实施软件无线电系统中基带信号的处理,需对中频信号进行数字化下变频.论文构建了基于FPGA的数字下变频系统,该系统参照GSM系统标准,并与现有通信模式兼容.在该数字下变频系统中,数控振荡器采用坐标旋转矢量计算方法来实时计算所需的正、余弦样本值,以易于实现的流水线结构取代了传统的需占用的大量ROM资源的查找表.同时,通过多相结构的等效变换将抽取滤波模块以抽取滤波器来实现,并采用积分梳状(CIC)滤波器、CIC补偿滤波器、半带(HB)滤波器和FIR滤波器四级级联的结构.用Verilog语言实现了中频数字化系统模块的设计,QuartusⅡ和MATLAB的仿真结果都验证了设计的正确性和系统处理的实时性.     

基带信号插值滤波器的设计及其FPGA实现

本文主要介绍了由内插滤波器特性较好的级联积分梳状滤波器CIC和补偿滤波器FIR级联的插值滤波器的结构。直接在FPGA中调用滤波器的IP核,采用多级级联的方式,这种结构的插值滤波器能有效地实现该设计提高基带信号采样率的要求。通过XILINX时序仿真验证了该结构的高效性和正确性,在实际矢量信号发生器研制中可推广应用。     

数字下变频中抽取滤波器的设计及FPGA实现

针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后,利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明,该抽取滤波器设计是有效的,达到了设计指标。     

基于多相分解和曲线拟合的改进CIC抽取器

传统的CIC（Cascaded integrator comb）抽取器设计往往不能同时满足改善频响特性、降低采样率和降低功耗的要求，需采取折中的办法。本文提出了一种改进的CIC抽取器结构，用多项分解的方法降低了抽取滤波器工作的采样率，同时降低了功耗；再用曲线拟合技术改进频响特性，这种抽取器在降低采样率、减少硬件资源和改善频响特性3个方面同时得到满足，数值仿真验证了这一结论。     

高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。     

一种Sharpened-CIC滤波器的设计及仿真

在分析了广为应用的级联积分梳状滤波器（CIC）的改进结构Sharpened_CIC的基础上，引入了一些专用集成电路／可编程芯片的现代EDA设计技术，给出一种它的实现方案；并结合MatLab和芯片仿真工具提出了一种对复杂信号的仿真测试方法，应用于方案的验证。     

基于FPGA的级联积分梳状滤波器设计与实现

针对软件无线电中的多速率信号处理,介绍了级联积分梳状滤波器的基本组成及设计原理,给出了基于FPGA的具体设计方案及实现方法.仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比,可应用于各种多速率信号处理系统.     

Design of CIC roll-off compensation filter in a W-CDMA digital IF receiver

In a digital intermediate frequency (IF) receiver, decimation is performed to reduce the computational complexity and cascaded integrated comb (CIC) filter is used together with the decimation as an anti-aliasing filter. However, the CIC filter generates the roll-off phenomenon in the pass-band, which causes the receiving performance to be considerably degraded due to the distorted pass-band flatness of the receiving filter. In this paper, we propose a design method of the CIC roll-off compensation filter to reduce the performance degradation due to the roll-off characteristics of the CIC filter for a W-CDMA digital IF receiver. The performance of the proposed CIC roll-off compensation filter is confirmed through computer simulation in such a way that bit error rate (BER) is minimized by compensating the roll-off characteristics. In addition, the proposed method can be used in the design of a digital-to-analog (DAC) compensation filter and interpolator in the transmitter.     

低轨卫星系统数字上变频器的多级内插设计

在研究了低轨卫星DS-CDMA系统数字上变频器的内插技术之后,提出了以成型滤波器、半带滤波器和CIC滤波器等多级内插级联的结构来实现抽样率的变换。在具体实现上采用了基于多相结构实现的成型滤波器、高效的半带滤波器和改进的多级CIC滤波器,节省了系统的硬件资源,提高了系统的性能。     

改进的抽取滤波器设计

在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。     

基于数字化接收机的补偿滤波器设计

阐述了数字化接收机中需要设计的CIC滤波器,分析用于设计补偿滤波器的基于切比雪夫逼近准则的FIR数字滤波器设计方法,给出了根据Remez算法设计的补偿滤波器.仿真实验表明,该补偿滤波器在改善CIC滤波器固有的通带衰减问题上的有效性.     

高阶∑△ADC中的抽取滤波器的设计

从电路实现和降低功耗的角度出发,优化并改进了梳状滤波器结构,同时设计了 FIR 补偿滤波器对其通带衰减进行补偿,通过合理的硬件电路安排来节省面积、提高速度,最终完成了高阶∑△ADC 中的抽取滤波器的设计。经过 Matlab 仿真,该滤波器阻带衰减为-65dB,通带纹波为±0.05dB,过渡带为0.454fs～0.583fs,经过 VerilogXL 和系统验证,该滤波器完全满足∑△ADC 的系统要求。     

Design of wideband CIC compensator filter for a digital IF receiver

This paper presents the multiplierless CIC compensation filter based on the 2M-order filter and the sharpening technique. This technique proposed by Kaiser and Hamming attempts to improve the pass band and the stop band of a symmetric nonrecursive filter using the multiple copies of the same filter. We have considered the simplest sharpening polynomial that improves the frequency characteristic with minimum increase in computational complexity. The proposed filter provides wideband compensation over the specified CIC main lobe bandwidth. The design parameter is a single integer b which depends on K, the number of cascade CIC stages and is independent on the decimation factor M. The values of b tabulated here were obtained from MATLAB simulations. A number of demonstrated characteristics make the proposed structure a good candidate for software defined radio (SDR) applications.