一种用于高速D/A转换器的1.6 Gbit/s同步电路

针对GHz采样的D/A转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.     

单同步坐标系软件锁相环控制器参数设计

针对复杂的锁相环控制器参数设计问题,提出了一种简单实用的控制器参数设计方法。在分析三相锁相环原理的基础上,对单同步坐标系软件锁相环控制结构进行微偏线性化处理,求出其控制器等效传递函数为典型II型系统,按照典型II型系统参数设计原则推导出连续系统下的PI参数设计公式。通过对连续系统控制器离散化处理,推导出一套简单实用的数字系统三相软件锁相环控制器参数设计公式。建模仿真结果表明,锁相环系统动静态性能优越,验证了由该公式设计PI参数的合理性与实用性。     

用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

超声清洗设备功率自动监控电路的设计

为使超声清洗设备射频输出功率最大,要求超声换能器始终工作在谐振状态下。采用频率自动跟踪技术,并引入数字锁相环具体实现系统频率自动跟踪。仿真结果表明,所设计的超声清洗电路直流到射频输出功率转换效率较高;超声换能器上的电压、电流信号相位同步,换能器始终工作在谐振状态下。     

集群通信网络中的高速率位同步技术

采用FPGA(Field Programmable Gate Array)器件实现高速集群通信中的多路数据同步检测时，由于受器件本身性能限制，难以设计出具有较高速率的数字锁相环(DPLL)电路。本对采用FPGA器件设计的高速率位同步电路，从通信可靠性角度进行了理论分析和实验，性能满足要求，而且电路检测最高工作频率可达器件的最高工作频率。     

锁相环的设计与性能分析

锁相环诞生以来,已越来越广泛地应用于科研、生产、生活中。在现阶段应用最广泛的数字鉴相器加模拟环路滤波器的混合信号锁相环(数字锁相环)结构中,大量使用一阶有源环路滤波器来实现二阶锁相环系统,满足了绝大部分应用的需要。在介绍了锁相环基本原理及结构功能的基础之上,对锁相环的设计方法进行了探讨,利用Matlab进行了仿真验证,并对所设计的锁相环的性能指标进行了分析。     

基于双派克变换的单相数字锁相环设计

针对单相并网变流器的同步问题,为了消除传统正交虚拟信号生成中的延迟环节,结合坐标变换,提出了一种基于双派克变换的无正交虚拟信号的同步单相锁相环设计方法。将单相信号作为派克变换的一相输入,另一相为零,通过两个派克变换,最终获得单相信号的频率和相位,并验证了算法的正确性。分析了基于双派克变换的数字锁相环系统结构;解决了数字系统初值优化的问题;设计了相应的压控振荡器和滤波器及双派克变换的程序结构,实现了系统的数字化设计。仿真和实验结果表明,所设计的基于双派克变换的数字锁相环可准确快速地实现锁相功能。     

ISP技术在光栅检测装置中的应用

论述了数字锁相环在光栅检测装置中的应用，介绍了用于位置检测装置核心部件的数字锁相环路，此电路采用LATTICE公司在系统可编程芯片（Isplsi032)设计。该光栅检测装置具有可靠性高、成本低及集成度高等优点。     

一种数字锁相环的参数设计方法

数字锁相环在实际通信系统中应用广泛,但其精确的环路参数设计比较困难。针对这一问题,以数字反正切载波恢复锁相环为例给出了一种环路参数设计方法,利用模拟环路和数字环路的对应关系,完成数字锁相环的参数设计。仿真结果表明了该方法的有效性。     

适用于有源电力滤波器的锁相环倍频电路

在有源电力滤波器（APF）设计过程中,需要实时检测谐波指令电流,基于锁相环倍频原理设计了一种基于硬件锁相环的同步采样方法,即锁相环倍频电路,实验结果表明：该锁相环电路能实现实时跟踪,且稳定可靠。     

主从同步网中从节点时钟核心技术的研究与实现

锁相环技术作为主从同步网中从节点时钟的核心技术,其性能是保证网同步的重要因素。目前的从节点时钟大都采用“单环”智能锁相环方案,由于技术上的缺陷,它不可避免地存在稳定性及准确性的问题。本文介绍了“双环”松耦合智能锁相环方案,对该方案的设计原理进行了定量的技术分析,给出了环路参数和性能指标。通过与“单环”方案的定性分析相对比,证明本文提出的方案在稳定性、可控性方面比“单环”方案有了很大的改善,能够克服“单环”方案的不足。     

猝发式直扩系统载波同步技术研究

为了解决猝发式直扩系统中大频偏情况下信号载波的捕获和跟踪问题,该文提出了一种集扫频、锁频环和锁相环技术相结合的载波同步方案.在理论上对该方案进行详细分析后,基于MATLAB平台进行方案的仿真验证.结果表明,该方案可以满足系统设计要求,具有较高的实际应用价值.     

High temperature brushless DC motor system and its operation mode control

0　ＩＮＴＲＯＤＵＣＴＩＯＮＴｈｉｓｐａｐｅｒ ｐｒｅｓｅｎｔｓａｄｅｓｉｇｎｓｃｈｅｍｅｆｏｒｈｉｇｈｔｅｍｐｅｒａｔｕｒｅｂｒｕｓｈｌｅｓｓＤＣｍｏｔｏｒｓｙｓｔｅｍｆｏｒｏｉｌｗｅｌｌｄｅｔｅｃｔｉｎｇ .Ｔｈｅｍｏｔｏｒｆｏｒｏｉｌｗｅｌｌｄｅｔｅｃｔｉｎｇｍｕｓｔｗｏｒｋｉｎｄｅｅｐｗｅｌｌｗｈｅｒｅｔｈｅｅｎｖｉｒｏｎｍｅｎｔｉｓｂａｄ ,ａｎｄｔｈｅｔｅｍｐｅｒａｔｕｒｅｍａｙｒｅａｃｈ 175℃ .Ｓｕｃｈａｂａｄｅｎｖｉｒｏｎ ｍｅｎｔｂｒｉｎｇｓｆｏｒｗａｒｄｈｉｇｈｄｅｍａｎｄｏｆｍｏ…     

适于重复控制固定采样点数的数字锁相方法

针对基于重复控制策略的有源电力滤波器,提出一种基波周期内保持固定采样点数的数字同步锁相方法,推导基于同步旋转变换和PI调节的数字锁相闭环传递函数模型,表明为二阶系统.采用零极点配置方法对其进行控制参数的设计.该方法能够从原理上保证基波周期采样点数不变,满足重复控制策略的要求.给出应用此锁相方法的重复控制有源滤波器补偿效果波形,应证了数学建模和设计的正确性.结果表明,锁相环在电网畸变和不平衡条件下具有优异的鲁棒性和快速性,应用该锁相方法的有源滤波装置具有很高的补偿精度.     

多芯片小数分频锁相环输出信号相位同步设计

为了在多通道射频（RF）通信系统中,实现多个收发器芯片或单个收发器芯片上的锁相环（PLL）相位同步,提出小数分频PLL输出信号相位同步算法. 设计相位累加采样点数选取算法,算法选取的采样点数用于累加参考时钟欠采样的PLL输出信号与数控振荡器（NCO）产生的参考信号经三角运算的结果,以消除高次谐波分量,并有效降低相位差计算结果的误差. 根据相位差的计算结果反馈调节PLL内 delta-sigma 调制器(DSM)输入的小数分频比,线性调整PLL输出信号的相位,实现多个PLL输出信号相位与参考信号相位同步. 通过仿真验证算法的正确性,且最终相位同步后的相位误差为0.35°,完成同步所需的时间为210 ms.     

混沌电路同步的瞬态分析及在通信中的应用

对混沌电路同步进行了理论分析,着重讨论了电路参数对同步建立时间的影响,并提出了缩短同步时间的方法,还讨论了利用混沌实现通信加密的设想,通过ＰＳＰＩＣＥ软件提出的混沌加密数字通信系统进行了模拟,并在实验实现了混沌键控调制解调数字通信实验电路,就低速率信号进行了测试,实验结果与理论分析非常吻合。     

跳频通信中变通带锁相环路(PLL)的研究

针对跳频通信中DDFS固有噪声的特点，提出了利用变通带PLL电路将其滤除的方法，设计了DSP控制的多VCO宽频带PLL电路，并讨论了应用该电路实现对大范围宽频带跳变信号的跟踪问题，从而解决了更大频率范围内PLL对信号的跟踪锁定能力。     

现代电能质量监测装置的数据采集系统设计

针对电网三相电压及电流信号的采集与处理,设计了电能质量监测装置的数据采集系统。系统以霍尔传感器和串行A/D转换芯片组成前向采集电路,以数字信号处理器(DSP)组成数据处理电路,以复杂可编程逻辑控制器(CPLD)和锁相环组成硬件同步采样电路并以快速傅立叶变换为主要处理算法。实验表明:系统具有响应速度快、精度高、实时性好的优点。     

基于DDS和PLL技术的便携式数字扫频仪的设计

设计了一款体积小、功耗低、使用灵活、成本低廉的便携式数字扫频仪。系统的硬件设计采用DDS(直接数字式频率合成器)技术产生0~70 MHz的输出频率,电容三点式压控振荡电路及MB1507琐相环电路产生70~500 MHz的输出频率,并用自动电平控制电路,保持输出振幅的稳定,用程控衰减电路实现输出幅度的连续可调。软件设计实现了扫频步进长度的连续可调、及对波形峰值和谷值点的标识。设计创新地使用DDS和PLL技术产生扫频信号,用PIN二极管取代继电器作为波段开关,增加频率的测量范围,提高了系统的响应速度和可靠性。测试结果表明:基于该方案设计的便携式数字扫频仪性能稳定,各项指标优良,频率测量范围为0~500 MHz。     

0.18μm CMOS 1∶20分频器电路设计

采用0.18μm CMOS工艺设计了用于2.5GHz锁相环系统的1∶20分频器电路。该电路采用数模混合的方法进行设计,第一级用模拟电路实现1∶4分频,使其频率降低,第二级用数字电路实现1∶5分频,从而实现1∶20分频。该电路采用SMIC 0.18μm工艺模型,使用HSPICE进行了仿真。仿真结果表明,当电源电压为1.8V,输入信号峰峰值为0.2V时,电路可以工作在2.5GHz,功耗约为9.8mW。