基于射频采样的宽带DAR实时处理系统

针对某数字阵列雷达具有射频采样和包含宽带信号的特点,分析了宽带数字波束形成实现方法,设计了宽带信号的实时处理平台,并对平台进行了功能验证.处理平台采用CPCI总线结构,所设计的FPGA阵列处理板实时完成宽带信号的数字波束形成,DSP阵列信号处理板进行高分辨特征提取和成像,采用多通道光纤传输实现板间数据的高速实时交互.该信号处理平台具有可扩展、可重构的特点,可实现用户在同一硬件平台上通过开发不同的应用软件来适应不同功能的需求.     

直线阵列数字波束形成技术

基于直线阵列天线体制,介绍了数字波束形成(Digital Beam Forming,DBF)技术的原理、系统组成和实现方法,给出了详细的公式推导,对数字波束形成的正交校正、通道一致性校正和波束形成等关键技术进行了描述,并说明了关键技术的有效解决方法。结合工程实践,提出用现场可编程门阵列(FPGA)和数字信号处理器(DSP)相结合的架构来完成数字波束形成板的实现方式,并对数字波束形成板的工作模式和工作流程做出了详细说明。所给出的理论和方法都是通过实践检验的,具有一定的实用性。     

数字声波测井的数据采集与处理电路设计

针对多通道数字声波数据采集时序控制复杂的特点,设计了一种基于DSP和FPGA的声波数据采集与处理电路。该设计采用每个通道设计由独立的ADC转换模块进行处理,同时使用单片DSP和单片FPGA进行数据汇总和协调处理,设计中在FPGA内部构造2个双端口RAM作为模数转换器和DSP之间的数据缓存器,电路协调一致地完成4路信号的...     

基于FPGA的智能天线数字波束形成设计

通讯系统的频谱资源日益紧张,智能天线是增加系统容量最有希望的解决方法之一。智能天线的数字波束形成是通讯系统实现空分多址的基础。在介绍了数字波束形成的基本原理基础上,提出了一种基于FPGA实现的实时数字波束形成方法,并使用嵌入式逻辑分析仪进行了实测分析。实验结果表明,该数字波束形成设计能实时调整各通道的幅度和相位,实现数字波束形成。     

星载DBF多波束发射有源阵列天线

 低轨通信卫星大容量、终端小型化要求卫星采用多波束天线技术来实现高增益、宽覆盖.本文针对低轨CDMA通信系统,设计了具有近"等通量"覆盖的平面阵列多波束发射天线,该天线由61微带单元天线阵、61个发射射频通道和数字波束形成网络组成;数字波束成形网络对输入的16个波束信号进行正交化、加权处理输出61路中频信号,由发射射频通道完成上变频和信号放大,最后通过天线阵辐射出去在空间形成期望的16个赋形波束覆盖.文章详细介绍了天线的实现方法和试验结果,通过对16波束发射天线原理样机的测试,结果表明天线各指标都符合设计要求,有效验证了天线系统设计的正确性.     

一种ARM+DSP架构的小型无人机飞行控制平台软件设计

为了提高小型无人机飞控计算机的处理速度和解算精度,提出了ARM+DSP的解决方案。ARM作为主处理器负责任务管理和数据采集,DSP作为从处理器负责数据处理,两处理器通过双端口RAM进行数据交换。本设计实现了双处理器协同工作飞控软件设计,移植了嵌入式ARM-Linux系统,完成了A/D、双端口RAM等底层驱动及应用,具有可靠性高、便于维护和功能扩展的特点。     

基于FPGA的多功能阵列信号处理系统设计

为了适应阵列信号处理数据量大、实时性高的特点,文中结合项目需求设计了一种基于FPGA的多功能阵列信号处理系统。通过采用先进的大规模高性能FPGA和多路高精度ADC芯片,可完成对40路中频信号的同步采集和数字下变频处理,并由数字波束合成运算得到36组波束数据。通过设置多种类型的对外接口,可实现与多个外联设备的网络数据交互、串口控制、波束控制及MGT高速数据传输。文中给出了系统的硬件和软件总体架构设计,并详细介绍了芯片选型、外设接口及各软件功能模块的具体实现方法。测试结果表明,本系统满足设计需求,具有较强的阵列信号处理能力以及良好的通用性和可扩展性。     

一种时域波束形成系统的工程实现方法

相对于频域波束形成造成的帧间相位不连续,时域波束形成可对阵列输入信号进行精确时延从而得到相位连续的波束。设计了一种时域波束形成系统的工程实现方法。该方法将通道校正和波束形成分开,采用可变分数真延迟滤波器设计方法在线生成通道校正系数和波束权值;采用基于多项滤波和分布式算法实现的FIR滤波器结构,解决了高采样率信号对实时滤波器的要求。与基于乘法器实现的时域波束形成系统相比,该系统不使用乘法器,对FPGA逻辑的消耗也有明显降低,系统可根据资源灵活配置波束数目。     

一种新颖的双端口数据高速缓冲存储器

VLIW体系结构是媒体处理器的首选技术。解决处理器内核与访存之间的数据瓶颈,可以采用双Load／Store单元。为此,需要开发具有双端口访问能力的数据高速缓冲存储器。通过分析双端口情况下的系统工作时序、缺失(miss)处理和替换算法,设计并实现了一个4路组相连、容量为16kB的双端口数据高速缓冲存储器。通过在高速缓冲存储器内使用双端口SRAM,使其具有真正双端口并行访问能力,提高了处理器内核的数据吞吐能力。     

基于有限状态机的双端口存储器访问竞争处理方法

在多处理器架构中,关于双端口存储器访问竞争的解决成为提高系统可靠性的关键技术,本文设计了一种基于有限状态机的双端口存储器访问竞争处理方法。通过有效有限状态机的方式,控制双端口RAM访问权限,按交替轮询的方式分别对双口RAM进行访问,可以避免两端口对同一地址单元操作,并控制竞争访问的发生。该方法对系统时序的匹配要求较低,易于设计,不依赖于存储器的仲裁逻辑,可靠性高,具有较强的移植性,为解决多处理器架构中双口竞争问题提供一种有效的方案。     

基于TS-101信号处理板的板间FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用,在雷达信号处理过程中,板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

基于TS-101信号处理板的板让FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用，在雷达信号处理过程中，板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

一种车载中控计算机的设计

全面介绍一种车载平台的中心控制计算机的设计与实现,基于其中心控制与管理的功能需求和车载平台严酷使用环境的可靠性要求,首先论述整机电气和结构的架构设计,然后详细阐述单机内部主要电路板卡如嵌入式CPCI计算机板、KVM切换板、千兆网络交换板、多串口扩展板的电气设计要点,最后提出单机结构加固及减振散热措施。该中心控制计算处理能力强、操作便捷、接口众多、可靠性高,对同类车载平台中心控制计算机的设计具有很强的参考意义。     

Smart OLT equipment of optical access network

A distributed architecture of optical line terminal(OLT) equipment is proposed for response to national bandwidth acceleration requirements and for future smooth evolution to 50G passive optical network(PON). This architecture moves the forwarding function of the control board to each service board to improve the switching capacity and performance of the system. The traditional control boards of centralized architecture OLT equipment have exchange and traffic processing function, and every servi...     

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。     

基于DDR IP核视频图像缓存的设计与实现

在现代图像采集显示系统中,常常需要用到大容量、高速度的存储器,DDR为当前存储器应用的主流.采用了64 bit数据位宽的DDR IP核利用DDR的双倍数据传输速度的优点并结合了双口RAM的高速缓存特点,基于Ahera公司的Cyclone Ⅲ系列FPGA开发板在两种平台下实现了数据传输和图像缓存,并使用逻辑分析仪Sign...     

基于多DSP的高速通用并行处理系统研究与设计

介绍了一种基于多DSP的并行处理系统设计与实现,以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构,即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间,单块板卡内传输通道的设计。通过具体应用说明,该多DSP并行处理系统充分体现了航迹融合的实时、高速特性,作为硬件处理平台具备高速、通用的特点。     

Embedding of Dedicated High-Performance ASICs into Reconfigurable Systems Providing Additional Multimedia Functionality

The computational power required in many multimedia applications is well beyond the capabilities of today's multimedia systems. Therefore, the embedding of additional high-performance accelerator multimedia components into these systems is most decisive. This paper presents the embedding of multimedia components into computer systems using reconfigurable coprocessor boards. The goal of those reconfigurable platforms which can be adapted to several applications and which include programmable digital signal processors, control and memory devices as well as dedicated multimedia ASICs is worked out. On the way to such a platform four ASICs for image and text processing are presented. The embedding of these components into a computing system using a CardBus-based coprocessor board is shown. Such a reconfigurable coprocessor board is an important intermediate stage on the way to future hybrid reconfigurable systems on chip.     

任意层高密度互连板对位系统优化

随着电子产品的发展,电路板的设计朝着高密度化和薄型化的方向发展,任意层HDI板更多的应用于高端智能产品中。对于任意层HDI板,其对准度直接影响到任意层HDI板的良率及公司的市场竞争力。文章概述了现有的任意层HDI板对位系统,并对其对位系统进行了优化。     

双口RAM在大屏幕LED显示系统中的应用开发

双口RAM与常规RAM的最大区别是双口RAM具有两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元,双口RAM由片内的仲裁逻辑来确定哪一侧的CPU可以访问内部RAM单元.IDT7132是2kB的标准双口RAM.文中重点介绍采用以自顶向下方法设计的基于CLD(复杂可编程逻辑器件)的大屏幕LED(发光二极管)显示系统中双口RAM的应用,并给出了系统设计方法及相关硬件电路.本设计中IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块.